최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0163256 (2014-01-24) |
등록번호 | US-9929696 (2018-03-27) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 0 인용 특허 : 214 |
A parallel amplifier and an offset capacitance voltage control loop are disclosed. The parallel amplifier has a parallel amplifier output, which is coupled to an envelope tracking power supply output via an offset capacitive element. The offset capacitive element has an offset capacitive voltage. Th
1. Power supply circuitry comprising: a parallel amplifier having a parallel amplifier output coupled to an envelope tracking power supply output via an offset capacitive element, which is configured to have an offset capacitive voltage; andan offset capacitance voltage control loop configured to re
※ AI-Helper는 부적절한 답변을 할 수 있습니다.