$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor device and method of forming the semiconductor device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/768
  • H01L-021/285
  • H01L-021/3105
  • H01L-021/311
  • H01L-023/528
  • H01L-023/522
  • H01L-023/532
출원번호 US-0285212 (2016-10-04)
등록번호 US-9966308 (2018-05-08)
발명자 / 주소
  • Clevenger, Lawrence A.
  • Li, Baozhen
  • Peterson, Kirk David
  • Sheets, II, John E.
  • Wang, Junli
  • Yang, Chih-Chao
출원인 / 주소
  • INTERNATIONAL BUSINESS MACHINES CORPORATION
대리인 / 주소
    Alexanian, Vazken
인용정보 피인용 횟수 : 0  인용 특허 : 16

초록

A method of forming a semiconductor device includes forming a sacrificial layer in a first contact hole of a first dielectric layer, forming a second dielectric layer on the first dielectric layer, and forming a second contact hole in the second dielectric layer, the second contact hole being aligne

대표청구항

1. A method of forming a semiconductor device, the method comprising: forming a sacrificial layer in a first contact hole of a first dielectric layer;forming a second dielectric layer on the first dielectric layer, and forming a second contact hole in the second dielectric layer, the second contact

이 특허에 인용된 특허 (16)

  1. Ahn,Kie Y; Forbes,Leonard, Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow.
  2. McTeer Allen, Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with copper.
  3. Lee, Ya-Lien; Su, Hung-Wen, Device for reducing contact resistance of a metal.
  4. Nguyen Tue ; Hsu Sheng Teng, Low resistance contact between integrated circuit metal levels and method for same.
  5. Suzuki,Kenji, Method for integrating a conformal ruthenium layer into copper metallization of high aspect ratio features.
  6. Lim, Peng-Soon; Lin, Chia-Pin; Hsu, Kuang-Yuan, Method of fabricating gate structures.
  7. Liu Chung-Shi,TWX, Method of preparing CU interconnect lines.
  8. Lee, Ming Han; Kuo, Tz-Jun; Ho, Chien-Hsin; Lee, Hsiang-Huan, Method of semiconductor integrated circuit fabrication.
  9. Besser, Paul R.; Lin, Sean X.; Arunachalam, Valli, Methods for fabricating integrated circuits having low resistance device contacts.
  10. Park, Ki Chul; Ku, Ja Hum; Choi, Seung Man, Methods for forming damascene wiring structures having line and plug conductors formed from different materials.
  11. Yang, Chih-Chao; Shaw, Thomas M., Redundant metal barrier structure for interconnect applications.
  12. Chi, Chih-Chien; Ko, Chung-Chi; Chen, Mei-Ling; Huang, Huang-Yi; Tung, Szu-Ping; Hsieh, Ching-Hua, Selective repairing process for barrier layer.
  13. Tsumura,Kazumichi; Shibata,Hideki, Semiconductor device and method of manufacturing the same.
  14. Bonilla, Griselda; Kumar, Kaushik A.; Clevenger, Lawrence A.; Grunow, Stephan; Petrarca, Kevin S.; Quon, Roger A., Structure and method for hybrid tungsten copper metal contact.
  15. Li, Ying; Wong, Keith Kwong-Hon, Structure and method for low resistance interconnections.
  16. Gardner Donald S. (Mountain View CA), Wetting layer sidewalls to promote copper reflow into grooves.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로