$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Interconnect structures for integrated circuits and their formation 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/768
  • H01L-023/522
  • H01L-021/033
  • H01L-021/311
  • H01L-023/535
  • H01L-023/532
출원번호 US-0887359 (2015-10-20)
등록번호 US-9972532 (2018-05-15)
발명자 / 주소
  • Hansen, Tyler G.
  • Yang, Ming-Chuan
  • Sipani, Vishal
출원인 / 주소
  • Micron Technology, Inc.
대리인 / 주소
    Dicke, Billig & Czaja, PLLC
인용정보 피인용 횟수 : 0  인용 특허 : 13

초록

An embodiment of an interconnect structure for an integrated circuit may include a first conductor coupled to circuitry, a second conductor, a dielectric between the first and second conductors, and a conductive underpass under and coupled to the first and second conductors and passing under the die

대표청구항

1. A method of forming an interconnect structure for an integrated circuit device, comprising: forming a first conductor in a dielectric;forming a second conductor in the dielectric so that a first portion of the dielectric is between the first and second conductors; andelectrically coupling the fir

이 특허에 인용된 특허 (13)

  1. Cronin John Edward, Integrated circuit contacts having resistive electromigration characteristics.
  2. Harvey Ian, Integrated circuit device interconnection techniques.
  3. Tang, Qiang; Ghodsi, Ramin, Layout for high density conductive interconnects.
  4. Juengling, Werner, Method and algorithm for random half pitched interconnect layout with constant spacing.
  5. Nogami Takeshi ; Lopatin Sergey ; Pramanick Shekhar, Method for making multilayered coaxial interconnect structure.
  6. Haller, Gordon; Tran, Luan C., Method, apparatus, and system for flash memory.
  7. Chen,Yu Cheng; Chen,Chi Lin, Multi-layered complementary wire structure and manufacturing method thereof.
  8. Yegnashankaran,Visvamohan; Padmanabhan,Gobi R., Multilevel metal interconnect and method of forming the interconnect with capacitive structures that adjust the capacitance of the interconnect.
  9. Sandhu, Gurtej, Pitch multiplication using self-assembling materials.
  10. Anderson Dirk N. (Plano TX), Process for making vertically-oriented interconnections for VLSI devices.
  11. Ishii Koji,JPX, Semiconductor device and method of fabricating the same.
  12. Takayama,Toshio; Itou,Tetsuya, Semiconductor device having a multilayer interconnection structure, fabrication method thereof, and designing method thereof.
  13. Okumura Koichiro (Tokyo JPX), Semiconductor integrated circuits with specific pitch multilevel interconnections.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로