$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Interconnection structure with confinement layer

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
  • H01L-023/50
  • H01L-021/44
  • H01L-021/768
  • H01L-023/532
  • H01L-023/00
  • H01L-021/288
  • H01L-023/525
출원번호 US-0614339 (2017-06-05)
등록번호 US-10032698 (2018-07-24)
발명자 / 주소
  • Lo, Hsiao Yun
  • Lin, Yung-Chi
  • Hsueh, Yang-Chih
  • Wu, Tsang-Jiuh
  • Chiou, Wen-Chih
출원인 / 주소
  • Taiwan Semiconductor Manufacturing Company
대리인 / 주소
    Slater Matsil, LLP
인용정보 피인용 횟수 : 0  인용 특허 : 14

초록

An interconnection structure and method disclosed for providing an interconnection structure that includes conductive features having reduced topographic variations. The interconnection structure includes a contact pad disposed over a substrate. The contact pad includes a first layer of a first cond

대표청구항

1. A method for manufacturing a semiconductor device, comprising: forming a passivation layer over a top surface of an integrated circuit device;forming a patterned sacrificial layer over the passivation layer, the patterned sacrificial layer having an opening therein;forming a conductive line over

이 특허에 인용된 특허 (14)

  1. Mei Sheng Zhou SG; Sangki Hong SG; Simon Chooi SG, Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects.
  2. Filippi, Ronald G.; Fitzsimmons, John A.; Kolvenbach, Kevin; Wang, Ping-Chuan, Electromigration immune through-substrate vias.
  3. Park Byung-Jun,KRX, Method for forming self-aligned contact.
  4. Wong George (Singapore SGX), Method for making electrical contacts.
  5. Yoo, Myung Cheol, Method of fabricating vertical structure compound semiconductor devices.
  6. Andry, Paul S.; Cooney, III, Edward C.; Lindgren, Peter J.; Ossenkop, Dorreen J.; Tsang, Cornelia K., Optimal tungsten through wafer via and process of fabricating same.
  7. Agarwala,Birendra N.; Nguyen,Du Binh; Rathore,Hazara Singh, Process for forming a redundant structure.
  8. McGahay, Vincent J.; Shapiro, Michael J., Semiconductor article having a through silicon via and guard ring.
  9. Suzuki, Takashi; Kitada, Hideki, Semiconductor device and method for fabricating the same.
  10. Akiyama, Kazutaka, Semiconductor device and method for manufacturing the same.
  11. Masuda,Kazuhiro, Semiconductor device, stacked semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument.
  12. Andry,Paul Stephen; Buchwalter,Leena Paivikki; Budd,Russell Alan; Wassick,Thomas Anthony, Silicon chip carrier with through-vias using laser assisted chemical vapor deposition of conductor.
  13. Lin, Yung-Chi; Chiou, Wen-Chih; Chen, Yen-Hung; Lo, Sylvia; Lin, Jing-Cheng, Through silicon via with embedded barrier pad.
  14. Chen, Ming-Fa; Wang, Yu-Young; Jan, Sen-Bor, Through-substrate vias and methods for forming the same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트