$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Methods of fabricating a semiconductor device having a via structure and an interconnection structure

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/768
  • H01L-023/522
  • H01L-023/532
출원번호 US-0837132 (2017-12-11)
등록번호 US-10062606 (2018-08-28)
우선권정보 KR-10-2014-0172284 (2014-12-03)
발명자 / 주소
  • Siew, Yongkong
  • Park, Seongho
출원인 / 주소
  • Samsung Electronics Co., Ltd.
대리인 / 주소
    Harness, Dickey & Pierce, P.L.C.
인용정보 피인용 횟수 : 0  인용 특허 : 5

초록

Methods of fabricating a semiconductor device include forming a lower interlayer insulating layer and a conductive base structure, and forming a middle interlayer insulating layer covering the lower interlayer insulating layer and the conductive base structure. The methods include etching the middle

대표청구항

1. A semiconductor device, comprising: a lower interlayer insulating layer surrounding sidewalls of a conductive base structure;a middle interlayer insulating layer on the lower interlayer insulating layer;a via structure extending through the middle interlayer insulating layer and connected with th

이 특허에 인용된 특허 (5)

  1. Miyoshi, Hidenori, Barrier layer, film forming method, and processing system.
  2. Pramanick Shekhar ; Brown Dirk ; Iacoponi John A., Dual barrier and conductor deposition in a dual damascene process for semiconductors.
  3. Nguyen Tue ; Hsu Sheng Teng, Low resistance contact between integrated circuit metal levels and method for same.
  4. Yeom, Seung Jin; Kim, Jae Hong; Kang, Sung Goon; Han, Won Kyu, Method for forming copper line having self-assembled monolayer for ULSI semiconductor devices.
  5. Georgiou George E. (Gillette NJ) Poli Gary N. (High Bridge NJ), Selective electroless plating of vias in VLSI devices.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트