$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Integrated circuit device and method of fabricating the same 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/02
  • H01L-023/535
  • H01L-027/088
  • H01L-029/06
  • H01L-029/417
  • H01L-029/78
출원번호 US-0186825 (2016-06-20)
등록번호 US-10079210 (2018-09-18)
우선권정보 KR-10-2015-0142165 (2015-10-12)
발명자 / 주소
  • Lee, Do-sun
  • Lee, Do-hyun
  • Kim, Chul-sung
  • Hyun, Sang-jin
  • Lee, Joon-gon
출원인 / 주소
  • Samsung Electroics Co., Ltd.
대리인 / 주소
    Harness, Dickey & Pierce, P.L.C.
인용정보 피인용 횟수 : 1  인용 특허 : 10

초록

An integrated circuit device including a substrate having at least one fin-shaped active region, the at least one fin-shaped active region extending in a first direction, a gate line extending on the at least one fin-shaped active region in a second direction, the second direction intersecting with

대표청구항

1. An integrated circuit device comprising: a substrate having at least one fin-shaped active region, the at least one fin-shaped active region extending in a first direction;a gate line extending on the at least one fin-shaped active region in a second direction, the second direction intersecting w

이 특허에 인용된 특허 (10)

  1. Stewart, Michael P.; Weidman, Timothy W.; Shanmugasundram, Arulkumar; Eaglesham, David J., Electroless deposition process on a silicon contact.
  2. Sandhu Gurtej S., Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer.
  3. Yin, Jinsong; Yu, Wen; Wang, Connie Pin-Chin; Besser, Paul; Yoshie, Keizaburo, Method of forming a contact in a semiconductor device with engineered plasma treatment profile of barrier metal layer.
  4. Yu, Wen; Yin, Jinsong; Wang, Connie Pin-Chin; Besser, Paul; Yoshie, Keizaburo, Method of forming a contact in a semiconductor device with formation of silicide prior to plasma treatment.
  5. Choi, Kyung-In; Lee, Hyeon-Deok; Choi, Gil-Heyun; Lee, Jong-Myeong, Method of manufacturing a metal wiring structure.
  6. Kondo Eiichi,JPX ; Takeyasu Nobuyuki,JPX ; Ohta Tomohiro,JPX ; Kawano Yumiko,JPX ; Kaizuka Takeshi,JPX ; Jinnouchi Shinpei,JPX, Method of manufacturing semiconductor device and an apparatus for manufacturing the same.
  7. Fu, Xinyu; Gandikota, Srinivas; Yu, Sang Ho; Shah, Kavita; Lei, Yu, Methods for forming a contact metal layer in semiconductor devices.
  8. Ganguli, Seshadri; Yu, Sang-Ho; Phan, See-Eng; Chang, Mei; Khandelwal, Amit; Ha, Hyoung-Chan, Process for forming cobalt and cobalt silicide materials in tungsten contact applications.
  9. Sekiguchi Mitsuru,JPX ; Yamanaka Michinari,JPX, Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same.
  10. Lim,Bi O, Semiconductor device having void free contact and method for fabricating the contact.

이 특허를 인용한 특허 (1)

  1. Tsai, Chia-Ching; Chiu, Yi-Wei; Hsu, Li-Te, Metal gates of transistors having reduced resistivity.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로