$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of manufacturing a wiring substrate 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H05K-003/02
  • H05K-003/10
  • H05K-003/18
  • H05K-001/11
  • H05K-003/46
  • H01L-023/00
  • H01L-023/544
  • H01L-021/683
  • H01L-023/13
  • H01L-023/498
  • H01L-021/48
  • C25D-005/02
  • H05K-003/00
출원번호 US-0922972 (2015-10-26)
등록번호 US-10117336 (2018-10-30)
우선권정보 JP-2011-210212 (2011-09-27)
발명자 / 주소
  • Kaneko, Kentaro
  • Omiya, Toshimitsu
  • Kodani, Kotaro
  • Nakamura, Junichi
  • Kobayashi, Kazuhiro
출원인 / 주소
  • SHINKO ELECTRIC INDUSTRIES CO., LTD.
대리인 / 주소
    Kratz, Quintos & Hanson, LLP
인용정보 피인용 횟수 : 0  인용 특허 : 10

초록

A wiring substrate includes an insulating layer, a connection pad buried in the insulating layer in a state that an upper surface of the connection pad is exposed from an upper surface of the insulating layer and a lower surface and at least a part of a side surface of the connection pad contact the

대표청구항

1. A method of manufacturing a wiring substrate, comprising: forming a resist in which an opening portion is provided, on a supporting plate;forming a concave portion in the supporting plate through the opening portion of the resist;forming a metal layer for a connection pad in the concave portion o

이 특허에 인용된 특허 (10)

  1. Patel Sunil A. ; Chia Chok J. ; Desai Kishor V., Apparatus and method for improving ball joints in semiconductor packages.
  2. Ito,Toshihide, Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device.
  3. Koning,Paul A.; Matayabas, Jr.,James C, Component packaging apparatus, systems, and methods.
  4. Wu, Tao; Watts, Nicolas R., Electrolytic depositon and via filling in coreless substrate processing.
  5. Yeh Thomas (South Weymouth MA), Faulted current indicator with protection against temporary overloads and transients.
  6. Fan, Zhineng; Le, Ai D.; Li, Che-Yu, High-reliability interposer for low cost and high reliability applications.
  7. Dugan ; William P., Isolated bump circuitry on tape utilizing electroforming.
  8. Nakamura, Junichi; Kobayashi, Yuji, Method of fabricating wiring board and method of fabricating semiconductor device.
  9. Traskos Richard T. (Brooklyn CT) Olenick John A. (Brockport NY), Method of manufacturing a multilayer circuit board.
  10. Tsukada Kiyotaka,JPX ; Takada Masaru,JPX ; Kondo Mitsuhiro,JPX ; Kobayashi Hiroyuki,JPX, Printed wiring board and method for manufacturing the same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로