$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for remapping a packaged extracted die 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/00
  • H01L-023/10
  • H01L-023/26
출원번호 US-0792351 (2017-10-24)
등록번호 US-10177054 (2019-01-08)
발명자 / 주소
  • Spory, Erick Merle
출원인 / 주소
  • Global Circuit Innovations, Inc.
대리인 / 주소
    Lavan, Thomas J.
인용정보 피인용 횟수 : 0  인용 특허 : 29

초록

A method for remapping an extracted die is provided. The method includes one or more of removing an extracted die from a previous integrated circuit package, the extracted die including a plurality of original bond pads having locations that do not correspond to desired pin assignments of a new pack

대표청구항

1. A method for remapping an extracted die, comprising: removing an extracted die from a previous integrated circuit package, the extracted die comprising a plurality of original bond pads having locations that do not correspond to desired pin assignments of a new package base; andbonding an interpo

이 특허에 인용된 특허 (29)

  1. Bergeron Richard J. (Essex Junction VT) LaMothe Thomas J. (Georgia VT) Suarez Joseph E. (Burlington VT) Thompson John A. (Monkton Ridge VT), Additive structure and method for testing semiconductor wire bond dies.
  2. Manning Troy A. ; Ball Michael B., Apparatus for electrically coupling bond pads of a microelectronic device.
  3. Frampton Thomas J. (Poway CA), Ceramic package system using low temperature sealing glasses.
  4. Dávila, Luis Blanco; Miana, Antonio Bernad; López, Orlando Domínguez; Díaz, Miguel García, DNA polymerase lambda and uses thereof.
  5. Wills Kendall Scott ; Rodriguez Paul Anthony, Device packaging using heat spreaders and assisted deposition of wire bonds.
  6. Lee, Seok-Chan; Kim, Min-Woo, Electrical connections for multichip modules.
  7. Groover Richard L. (Santa Clara CA) Shu William K. (Sunnyvale CA) Lee Sang S. (Sunnyvale CA) Fujimoto George (Santa Clara CA), Electrically and thermally enhanced package using a separate silicon substrate.
  8. Galloway Terry R., Extended bond pads with a plurality of perforations.
  9. Hamburgen William R. (Menlo Park CA) Fitch John S. (Newark CA), Integrated circuit protection by liquid encapsulation.
  10. Chowdhury,Vijay; Aguada,John, Method for die removal from plastic packages.
  11. Crane John Reed (Minnetonka MN), Method for non-destructive removal of semiconductor devices.
  12. Nishiguchi Masanori (Yokohama JPX), Method of adhesively and hermetically sealing a semiconductor package lid by scrubbing.
  13. Mizuno Naohito,JPX ; Hirose Shinichi,JPX, Method of fabricating electronic circuit device.
  14. Burns Carmen D., Method of forming a hermetically sealed circuit lead-on package.
  15. Fisher Edward C. ; Jascott Ronald ; Gale Richard O., Method of passivating a micromechanical device within a hermetic package.
  16. Curiel, Mitchell; Chan, Huan Gim; Kho, Wan Foong, Methods for repackaging copper wire-bonded microelectronic die.
  17. Rigg, Sidney B.; Watkins, Charles M.; Kirby, Kyle K.; Benson, Peter A.; Akram, Salman, Microelectronics devices, having vias, and packaged microelectronic devices having vias.
  18. Grabbe Dimitry G. (Lisbon Falls ME), Moisture getter for integrated circuit packages.
  19. Lebonheur,Vassou; Harries,Richard J., Mold compound cap in a flip chip multi-matrix array package and process of making same.
  20. Suleiman, Wan Mohd Misuari; Dahalan, Azdhar, Packaged IC having printed dielectric adhesive on die pad.
  21. Philip Young ; Douglas Young ; Scott McDaniel ; Gary Bivins ; William S. Ditto ; Huong Kim Lam, Process to remove semiconductor chips from a plastic package.
  22. Spory, Erick Merle; Barry, Timothy Mark, Repackaged integrated circuit and assembly method.
  23. Wakefield Elwyn Paul Michael,GBX ; Walker Christopher Paul Hulme,GBX, Semiconductor chip packaging having printed circuitry or printed circuit registration feature.
  24. Lin, Mou-Shiung; Lee, Jin-Yuan, Semiconductor chip structure.
  25. Pagaila, Reza A.; Lin, Yaojian; Yoon, Seung Uk, Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die.
  26. Satoh Toshihiko (Sayama JPX) Hayashida Tetsuya (Nishitama JPX) Kikuchi Hiroshi (Ohme JPX) Yamada Takeo (Tokyo JPX) Mori Takashi (Yamato JPX), Semiconductor integrated circuit device and method of fabricating same.
  27. Wakelin,Suzanne, System and method for gettering gas-phase contaminants within a sealed enclosure.
  28. Hugh E. Stroupe, Technique for attaching die to leads.
  29. Alfred I-Tsung Pan, Three-dimensional interconnect system.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로