초록

이번 연구에서 우선은 40-Gbps 로 작동하는 칩을 구현하는 것을 목표로 한다. CMOS 공정에서 40-Gbps 로 작동하는 칩을 구현하기 위해서는 inductor를 이용해야 한다. 그러므로 이번 과제를 통해서 CMOS 공정에서 inductor를 구현하는 방법과 과정에 대해서 연구한다. 그리고 Clock Data Recovery (CDR)의 특성을 나타내주는 BER (Bit Error rate)를 낮추는 아이디어를 연구한다.

목차 Contents

• 제 1 장 서론...7
• 제 2 장 Clock Data Recovery의 기본 이론...9
• 제 1 절 Clock Data Recovery의 기본 구조 및 동작...9
• 제 3 장 기존의 연구 방향...11
• 제 1 절 CMOS를 이용한 고속의 회로 설계 기법...11
• 제 1 항 대역폭 증가...11
• 가. Inductive Peaking...11
• 나. Internal Peaking...13
• 다. Resonant Peaking...14
• 라. 대역폭을 증가 시키기 위한 회로적 기법...16
• 마. Inductive Peaking과 회로적 기법을 이용한 대역폭 증가 기법...17
• 제 2 항 Inductor 구현 방법...17
• 가. CMOS 공정에서 inductor 사용의 문제점...18
• 나. Inductor 구현의 방법...18
• 다. 기존의 제안된 High-Q inductor...19
• 제 2 절 BER (Bit Error Rate) 감소 기법...21
• 제 1 항 Low Jitter (Spreading Control Voltage)...21
• 제 2 항 Sampling 방법 (Data-Independent Phase Detector)...23
• 제 4 장 기존 중간보고서에서 제시한 구조...25
• 제 1 절 2X-Oversampling Clock Data Recovery의 작동 원리...25
• 제 2 절 VCO (Voltage Control Oscillator)...27
• 제 3 절 Phase Detector...28
• 제 4 절 XOR and V-I Converter...30
• 제 5 장 최종 CDR 구조...33
• 제 1 절 Motivation : Bang-Bang CDR 구조...33
• 제 2 절 Quadrature Clock을 사용하는 Bang-Bang CDR 회로...34
• 제 3 절 Divider를 사용하는 Bang-Bang CDR 회로...40
• 제 4 절 Data-Independent CDR 회로...41
• 제 5 절 CDR 전체 회로 내의 각 block 회로...46
• 제 6 장 시뮬레이션 결과...52
• 제 7 장 결론...55