연구과제
타임라인
▼

초록
▼

수십 기가 헤르츠급 초고속 MPU 및 SoC용 45 nm급(상층 Si + relaxed SiGe 두께 < 50 nm) 8인치 및 12인치 양산용 strained SGOI(또는 strained SOI) 웨이퍼 핵심 공정 기술을 다음과 ...

수십 기가 헤르츠급 초고속 MPU 및 SoC용 45 nm급(상층 Si + relaxed SiGe 두께 < 50 nm) 8인치 및 12인치 양산용 strained SGOI(또는 strained SOI) 웨이퍼 핵심 공정 기술을 다음과 같이 확보하였음.
1. 균일 나노 변위 복합층 성장 기술 개발
가. Dislocation free인 나노 복합 SiGe층(buffered SiGe/ graded SiGe/ Si) 성장 기술 개발
나. 균일 strained Si층 성장 UHV-CVD 설비 저온(650℃이하) 나노에피 실리콘 성장 공정 기술 확보
다. H+ 고효율 이온 소스 개발 및 8인치 & 12인치 저 에너지 수소 이온주입 공정기술 확보
2. 웨이퍼 표면 처리 기술 개발 (표면 roughness 2Å이하)
가. 8인치 및 12인치 웨이퍼의 나노 cleavage 공정 조건 설정
나. 8인치 및 12인치 나노 표면 처리 (H2 고온 열처리) 공정기술 개발
다. STI CMP용 나노세리아 슬러리 개발 및 표면 PV < 6 nm 수준의 나노토포그래피 CMP 공정 기 술 개발
3. 소자 동작 영역 무결정 결함 웨이퍼 제조 기술 개발
가. 12인치 슈퍼 실리콘 웨이퍼 및 공정 개발 및 slip-free용 edge 링 개발
나. Si와 SiO2간의 무결함 및 SiGe과 SiO2 간의 무결함 상온 bonding 공정 기술 개발 μ-void free 최적 수동 및 자동 수직 bonder 개발
다. 무결함 및 저단가 공정 설계 기술 개발
4. 초미세(크기 < 10 nm) 표면 결정 결함 분석기술 개발과 strain율 및 나노 SiGe 두께 측정기술 확보
5. 양자효과, strain 효과, surface roughness 산란이 고려된 30 nm급(Si 두께 < 10 nm) strained SGOI CMOS 전산 모사 프로그램 개발
6. 고성능 나노 SOI 구조적용 n-MOSFET 제작 및 전기적 특성 평가 30 nm급(실리콘 두께 < 10 nm) strained SGOI에서의 RTA, post-RTA 및 가열 효과가 전자이동도와I-V 특성에 미치는 영향 규명

Abstract
▼

We developed high-performance nano-SOI (strained Si/ relaxed SiGe-on-insulator or strained Si-on-insulator) process technology man...

We developed high-performance nano-SOI (strained Si/ relaxed SiGe-on-insulator or strained Si-on-insulator) process technology manufacturable for the mass production of 200 and 300 mm wafer for MPU and SoC devices of 45 nm design rule as follows:
1. Growth technology development of uniform nano-relaxed SiGe composite layer
a. Growth technology development for dislocation free buffered SiGe/ graded SiGe/ Si
b. Process technology development for epitaxial strained Si growth with UHV-CVD
c. High H+ efficiency ion source development and securing of low energy H+ ion im plantation technology for 8 and 12 inch wafer process
2. Technology development of wafer surface treatment (surface roughness < 2 angstrom)
a. Optimization of nano-cleavage process condition for 8 and 12 inch wafer
b. Process technology development of nano-surface treatment (high temperature H2 treatment) or 8 and 12 inch wafer
c. Nation's first development of nano-ceria slurry development for shallow -trench-isolation CMP process and process technology development of nanotopography CMP capable of surface peak-to-valley (PV) < 6 nm
3. World's first development of manufacturing technology for crystal defect free 12 inch wafer
a. 12 inch "Super silicon wafer" development
b. Bonding process technology development capable of defect free in between Si and SiGe layer as well as between SiGe and Si02 layer
c. Design technique for low cost and defect-free process technology, i.e., condensation method
4. Metrology development for nano-size ？ 10 nm) defect, strain, and nano-thickness SiGe layer
5. Simulation program development involving quantum effect, strained effect, and surface roughness scattering for 30 nm (TSi < 10 nm) strained SijSiGe-on-insulator (or strained Si-on-insulator) n-MOSFET
6. Fabrication and I-V characteristics evaluation on 30 nm (TSi < 10 nm) strained Sij SiGe-on-insulator (or strained Si-on-insulator) n-MOSFET including RTA, post-RTA effect and thermal heating effect

목차
Contents
▼

• 제 1 장 연구개발과제의 개요...12
• 1 . 1 . 연구 개발의 목적 및 필요성...12
• 1 . 기술적 측면...12
• 2 . 경제 산업적 측면...14
• 3 . 사회.문화적 측면...18
• 제 2 장 국내외 기술개발 현황...20
• 2 . 1 . 국내.외 관련분야에 대한 기술 개발 현황...20
• 1 . 세계적 기술현황 및 전망...20
• 2 . 국내 기술 현황 및 전망...25
• 2 . 2 . 연구결과가 국내.외 기술개발현황에서 차지하는 위치...26
• 제 3 장 연구개발수행 내용 및 결과...27
• 3 . 1 . 연구 개발의 범위 및 접근 방법...27
• 1 . 최종 목표...27
• 2 . 연구 개발 범위 및 접근 방법...27
• 3 . 2 . 연구 내용 및 결과...31
• 1 . 나노 복합 SiGe층 성장 기술...31
• 2 . 저온 나노 에피 실리콘 성장 기술...37
• 3 . 저 에너지 수소이온 주입 기술...38
• 4 . 나노 c leavage 기술...44
• 5 . 나노 표면 처리 기술...51
• 6. 표면 roughness 0.5 nm 이하인 나노토포그래피 CMP 기술...60
• 7 . 1 2인치 슈퍼 실리콘 웨이퍼 개발...73
• 8 . 무결함 본딩 기술...77
• 9. 무결함 및 저단가 공정 설계 strained SGOI 웨이퍼 개발...83
• 10. Nano-scale의 SiGe 두께 측정 기술 ...94
• 11. 30 nm급 n-MOSFET의 전자 이동도 및 소자 특성 평가 프로그램 개발...101
• 제 4 장 목표달성도 및 관련분야에의 기여도...128
• 4 . 1 . 연구개발목표의 달성도...128
• 1 . 연차별 평가의 착안점 및 척도...128
• 2 . 연차별 연구개발목표의 달성도...131
• 4 . 2. 관련분야의 기술 발전에의 기여도...134
• 제 5 장 연구개발결과의 활용계획...135
• 5 . 1 . 추가 연구의 필요성...135
• 1 . 최신 해외 연구개발 동향...135
• 2 . 추가 연구개발 목표 및 필요성 ...136
• 5 . 2 . 타 연구에의 응용...137
• 5 . 3 . 기업화 추진 방안...138
• 제 6 장 연구개발과정에서 수집한 해외과학기술정보...140
• 6. 1. North Carolina state university의 Rozgonyi 연구 그룹...140
• 6. 2. University of California, Berkeley의 Weber 연구 그룹...141
• 6. 3. Arizona state university의 Schroder 연구 그룹...142
• 6. 4. Tokyo unive rsity의 Takagi 연구 그룹...143
• 6. 5. Florida unive rsity의 Thompson 연구 그룹...143
• 제 7 장 참고문헌...145
• 7. 1. 균일 나노 변위 복합층 성장 기술 연구 분야...145
• 7. 2. 나노 웨이퍼 표면 처리 기술 개발 연구 분야...148
• 7. 3. 소자 동작영역 무결정 결함 기술 연구 분야...153
• 7. 4. 초미세 표면 결함 분석 기술 연구 분야...158
• 7. 5. 고성능 나노 SOI 소자 컴퓨터 모사 연구 분야...159

참고문헌

• 전체(0)
• 논문(0)
• 특허(0)
• 보고서(0)