초록 ▼

○ 최근 저변을 넓혀가고 있는 이종 초고성능컴퓨터의 성능 최적화를 위한 선행 연구 수행
• 전체 계산 작업의 제어 역할을 담당하는 멀티코어 마이크로프로세서와 계산 엔진 역할을 담당하는 매니코어 가속칩으로 기본 노드를 구성하고 이러한 노드들을 Infiniband와 같은 high-speed interconnect로 연결하여 전체 시스템 구성
• 계산 엔진 역할을 담당하는 GPU와 같은 매니코어 가속기 아키텍쳐의 병렬성과 메모리 계층구조가 복잡하게 설계되어 사용자 수준에서의 성능 최적화 작업이 어려움
○ 매니코어 가속기

○ 최근 저변을 넓혀가고 있는 이종 초고성능컴퓨터의 성능 최적화를 위한 선행 연구 수행
• 전체 계산 작업의 제어 역할을 담당하는 멀티코어 마이크로프로세서와 계산 엔진 역할을 담당하는 매니코어 가속칩으로 기본 노드를 구성하고 이러한 노드들을 Infiniband와 같은 high-speed interconnect로 연결하여 전체 시스템 구성
• 계산 엔진 역할을 담당하는 GPU와 같은 매니코어 가속기 아키텍쳐의 병렬성과 메모리 계층구조가 복잡하게 설계되어 사용자 수준에서의 성능 최적화 작업이 어려움
○ 매니코어 가속기 아키텍쳐 및 프로그램을 성능 최적화를 위하여 모델링
• 가속칩의 아키텍쳐를 사용자의 관점에서 고 수준으로 모델링하고 주요 아키텍쳐 parameter들을 활용하여 표현
• 타겟 응용 프로그램의 특성을 병렬 실행 부분들을 주 대상으로 하여 병렬성의 수준,등을 모델링
○ 성능 최적화 방법론 개발 및 성능 평가
• 아키텍쳐 및 프로그램 모델에 기반한 성능 최적화 방법론을 도출
• 방법론을 활용하여 타겟 프로그램을 병렬화하고 그 성능을 평가
• 특별히 컴퓨터 및 인터넷 보안, 바이오 인포매틱스, 등에서 널리 활용되는 스트링 매칭 알고리즘인 Boyer-Moore 알고리즘을 병렬화하여 그 성능을 평가. 병렬화 및 성능 평가실험을 위하여 Nvidia Tesla K20 GPU 및 Intel Xeon Phi를 활용
• 또한 CFD 응용 프로그램인 Lattice Boltzmann (LBM) solver 응용프로그램에 적용하는연구를 진행 중

Abstract ▼

Ⅳ. Result of the study
Model the architecture and the program at the user’s level for performance optimization. In modeling the architecture at a high level of the user, it is represented using the architectural parameters. The application program can be also modeled in the way to reveal the leve

Ⅳ. Result of the study
Model the architecture and the program at the user’s level for performance optimization. In modeling the architecture at a high level of the user, it is represented using the architectural parameters. The application program can be also modeled in the way to reveal the level of the parallelism embedded in the application.
As the development the performance optimization methodology and its evaluation, we base the model of the architecture and the model of the application, then we draw the methodology for the target application. For the evaluation of the methodology, we used a string matching algorithm, Boyer-Moore, on the latest Nvidia Tesla K20 GPU and the Intel Xeon Phi. We are also developing methodology for the Lattice Boltzmann (LBM) CFD application.
The outcomes of the research have been published in an international conference (AMGCC 2014) and accepted for publication in a domestic journal (KIISE Computing Reality). Furthermore an extended version of the paper is being prepared for an SCI-E journal.