$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

차세대 시스템 반도체 전력공급문제 해결을 위한 칩 내장형 DC-DC 컨버터 연구

Investigations on Chip-Embedded DC-DC Converters for Efficient Power Delivery in Next-Generation System-on-Chip's

보고서 정보
주관연구기관 서울대학교
Seoul National University
보고서유형최종보고서
발행국가대한민국
언어 한국어
발행년월2014-05
과제시작연도 2013
주관부처 미래창조과학부
Ministry of Science, ICT and Future Planning
등록번호 TRKO201500003057
과제고유번호 1711003945
사업명 일반연구자지원(미래부)
DB 구축일자 2015-05-16
DOI https://doi.org/10.23000/TRKO201500003057

초록

1. 연구과제의 개요
■ 저손실 수동소자의 집적화 방법 연구
- IC 칩 내부에서는 수 nH, 수 nF이 허용면적에 따른 현실적인 한계치이고, 외부소자에 비해 직렬저항에 의한 손실이 큼.
- 이를 해결하기 위해 칩 내부 자원을 최대한 활용한 손실 대비 인덕턴스, 커패시턴스 값을 최대화 할 수 있는 최적화된 인덕터 및 커패시터 구조를 연구하고, 단위 면적당 인덕턴스와 커패시턴스를 최대화하여, 사용 면적을 최소화 하는 방안을 연구함.
■ 고주파수 DC-DC 컨버터를 위한 고속 제어회로 설계
- 기존의 DC-D

Abstract

● On-chip Planar Inductor Design
Investigating the efficacy of on-chip planar spiral inductors with post-processed magnetic cores for the purpose of on-chip, point-of-load DC-DC regulation. The best core structure feasible with simple IC post-processing steps such as etching/drilling and depositi

참고문헌 (25)

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트