1. 연구과제의 개요 ■ 저손실 수동소자의 집적화 방법 연구 - IC 칩 내부에서는 수 nH, 수 nF이 허용면적에 따른 현실적인 한계치이고, 외부소자에 비해 직렬저항에 의한 손실이 큼. - 이를 해결하기 위해 칩 내부 자원을 최대한 활용한 손실 대비 인덕턴스, 커패시턴스 값을 최대화 할 수 있는 최적화된 인덕터 및 커패시터 구조를 연구하고, 단위 면적당 인덕턴스와 커패시턴스를 최대화하여, 사용 면적을 최소화 하는 방안을 연구함. ■ 고주파수 DC-DC 컨버터를 위한 고속 제어회로 설계 - 기존의 DC-D
1. 연구과제의 개요 ■ 저손실 수동소자의 집적화 방법 연구 - IC 칩 내부에서는 수 nH, 수 nF이 허용면적에 따른 현실적인 한계치이고, 외부소자에 비해 직렬저항에 의한 손실이 큼. - 이를 해결하기 위해 칩 내부 자원을 최대한 활용한 손실 대비 인덕턴스, 커패시턴스 값을 최대화 할 수 있는 최적화된 인덕터 및 커패시터 구조를 연구하고, 단위 면적당 인덕턴스와 커패시턴스를 최대화하여, 사용 면적을 최소화 하는 방안을 연구함. ■ 고주파수 DC-DC 컨버터를 위한 고속 제어회로 설계 - 기존의 DC-DC 컨버터에 비해 약 1,000배 이상 작은 인덕터와 커패시터 수동소자를 가지고 구동하는 칩내장형 컨버터는 그 스위칭 주파수가 약 1,000배 이상 빨라야 함. - 이를 위해 고속 동작의 클록 생성기 회로 및 위상 비교기, 제어회로의 설계, 스위칭 주파수의 증가에 따른 스위칭 손실의 증가가 과도하지 않도록 최적 설계하고, 각 디자인 파라미터간의 상관 관계에 대해 분석함. ■ 칩 내장형 DC-DC 컨버터 활용 극대화 방안 연구 - 전력 공급회로가 대상 IC와 동일 칩 상에 집적 가능해질 경우, IC 칩 상의 여러 다른 부분들을 각기 다른 최적 전압으로 공급할 수 있는 유연성의 기회가 제공됨. - 이에 기반하여 소비전력을 시스템의 활동량에 따라 최적화하는 시스템을 설계하는 방안에 대해 연구함. 2. 국내외 기술개발 현황 ● Integrated power supply system ISSCC 2013에서 Bondwire를 이용한 Power supply system을 집적화하는 논문이 발표됨. ● Switched-Capacitor DC-DC Converter Capacitor를 에너지 저장소자로 이용하여 높은 전압 변환을 가능케하는 Power supply system을 구성 ● On-chip Inductor Design - 서울대학교 김재하교수팀은 Power supply system에서 가장 중요한 Passive 소자(인덕터/캐패시터)를 칩상에 집적화하기 위한 연구를 진행. 국내에서는 유일.
Abstract▼
● On-chip Planar Inductor Design Investigating the efficacy of on-chip planar spiral inductors with post-processed magnetic cores for the purpose of on-chip, point-of-load DC-DC regulation. The best core structure feasible with simple IC post-processing steps such as etching/drilling and depositi
● On-chip Planar Inductor Design Investigating the efficacy of on-chip planar spiral inductors with post-processed magnetic cores for the purpose of on-chip, point-of-load DC-DC regulation. The best core structure feasible with simple IC post-processing steps such as etching/drilling and deposition is an E-shape, composed of vertical cores ocated in the center and sides of the spiral and a horizontal core on the top. The best inductor geometry per given IC area that can maximize the efficiency of the DC-DC converter in given operating conditions is found via EM simulation and verified with measurements using on-board planar inductors and on-chip inductors implemented in a 0.18-um CMOS. The analysis and measurement found that with the proposed core structure, the inductance can be increased by 2.5x with the core permeability of 10 and 3.5x with 100. Albeit a moderate improvement, it can considerably improve the efficiency of on-chip, point-of-load DC-DC converters. ● A Single-Inductor, Multiple-Channel Current-Balancing LED Driver for Display Backlight Applications A single-inductor boost LED driver that can distribute equal DC currents to multiple channels of LEDs is presented. To ensure uniform brightness in display backlight units, the previous approaches used current regulation elements serially inserted in individual LED channels, which incur power losses. Instead, the proposed LED driver adopts a single-inductor multiple-output (SIMO) boost converter topology, which keeps the channel currents equal in an openloop fashion by connecting the current-delivering inductor to each channel for an equal period of time, in a time-division multiplexing manner. Furthermore, the sequence of conduction is continuously permutated in order to reduce possible systematic imbalances among the currents. A prototype LED driver demonstrates the peak power efficiency of 93.0% excluding the FPGA controller power and maximum current balance error of 2.04% while delivering 12.4-W to three channels of high-brightness white LEDs. ● A 0.76W/mm2 On-chip Fully-Integrated Buck Converter with Negatively-Coupled, Stacked-LC Filter in 65nm CMOS A high-power-density buck converter of which active and passive components are fully integrated on a single CMOS chip is presented. To minimize the silicon area per inductance, a two-phase interleaving architecture with negatively-coupled inductors is adopted. Also, on-chip capacitors placed underneath the inductors further improves the power density by 20% without incurring the eddy current loss by routing the capacitor wires in the directions perpendicular to the inductor spiral. A prototype 550-MHz buck converter IC fully integrated with two 1.4-nH inductors and a 1.8-nF capacitor was designed and fabricated in a 65nm CMOS technology and demonstrates the peak power efficiency of 76% and power density of 0.76W/mm2.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.