초록 ▼

최종목표
o 최종목표 : 벌크 실리콘 기판의 물리적 한계 극복을 위한 차세대 고성능 반도체 소자용 기판 재료 및 핵심 요소 공정 기술 개발
o 세부목표
① 제1세부 : 300mm 에피 및 450mm 대구경 실리콘 기판성장기술개발
- 양산용 spec을 만족하는 CIS/비메모리용 300mm 에피 실리콘 기판 제조 기술개발
- 차세대 450mm 실리콘 기판 제조기술 및 450mm polished 경면 시작품 개발
② 제2세부 : 스트레인 기판기술개발
- 고농도 SiGe (Ge>50%),

최종목표
o 최종목표 : 벌크 실리콘 기판의 물리적 한계 극복을 위한 차세대 고성능 반도체 소자용 기판 재료 및 핵심 요소 공정 기술 개발
o 세부목표
① 제1세부 : 300mm 에피 및 450mm 대구경 실리콘 기판성장기술개발
- 양산용 spec을 만족하는 CIS/비메모리용 300mm 에피 실리콘 기판 제조 기술개발
- 차세대 450mm 실리콘 기판 제조기술 및 450mm polished 경면 시작품 개발
② 제2세부 : 스트레인 기판기술개발
- 고농도 SiGe (Ge>50%), Si[C] (C>1.5%) selective 에피 증착기술 및 800 MPa 이상의 채널 스트레스를 가지는 고성능 비메모리 소자 제조기술 개발
- SOI 및 벌크기판에 기반한 300mm Bi-axial 스트레인 기판 제조 공정 기술 개발 : 에피 SiGe 성장 온도 저온화(<500°C) 기술, Ge 농도(>95%) 향상 기술, 결함 및 표면 거칠기 제어 기술, 기존 SOI 소자 대비 100%(PMOS) 이동도 향상
③ 제3세부 :신물질 및 하이브리드 기판기술개발
- 2,000 ㎠/Vs 이상(Ge/Si 기준)의 고이동도를 가지는 200mm 신물질/ 하이브리드 기판 제조 기술 및 이를 이용한 융합 반도체의 신소자 제조·공정 기술 연구
개발내용 및 결과
o 제 1세부 : 300mm 에피 및 450mm 대구경 실리콘 기판성장기술개발
● 300mm 에피 웨이퍼 성장기술
- 에피 공정 설계 및 고품질 에피층 성장 기술
- 에피층 품질(두께 및 비저항 균일도, 평탄도, 금속오염 등) 제어 기술
- 양산 시스템 설계 기술
● 450mm 실리콘 웨이퍼 성장기술
- 고중량 지지 기술
- 무결함 결정성장 기술
- 대구경 웨이퍼 황삭 기술
- 대구경 웨이퍼 정밀 연마 기술
- 대구경 웨이퍼 세정기술
o 제 2 세부 : 스트레인 기판 기술 개발
● Uni-axial 스트레인 기판 기술
- 고농도 SiGe (Ge>48%), Si[C] (C>1.7%) selective 에피 증착기술 개발
- in-situ 3E20 cm^-3 도핑 조건 set-up
- 800 MPa 이상의 채널 스트레스를 가지는 고성능 비메모리 소자 제조기술 개발
- High-k on strained substrate 의 열처리 공정에 따른 계면 및 기판의 metrology 적인 정합성 평가
- Uni-axial 스트레인 소자의 전기적 특성 예측 및 평가를 위한 소자 시뮬레이션
● Bi-axial 스트레인 기판 기술
- 500 ℃ 저온 SiGe 에피 공정 기술 개발
- SiGe내 40 at%의 Ge 농도를 갖는 에피 공정 기술 개발
- 표면 거칠기 0.2 nm의 SiGe 에피 공정 기술 개발
- SiGe내 Ge 농도 및 두께 조절 가능한 Multi-step condensation 공정 기술 최적화
- Ge 농도 98 at%의 Ge-like GeOI 공정 기술 최적화
- 1.5%의 두께 균일도를 갖는 condensed GeOI 공정 기술 확보
- SiGe내 dislocation-free 에피 공정기술 개발 및 3 x 10⁷ cm^-2의 낮은 TDD 를 갖는 condensed GeOI 공정기술 확보
- SOI p-MOSFET 대비 Compressive strained SiGe-on-SOI p-MOSFT(Ge 43 at%)에서 158%, Condensed GeOI p-MOSFET에서 129%, Sulfur passivated GeOI p-MOSFET에서 153% effective hole mobility 향상도 달성
o 제 3 세부 : 신물질 및 하이브리드 기판기술 개발
- 200 mm 실리콘 기판상에 고 품질 Ge 박막 성장 기술 확보
- 3 step 공정 및 in-situ 열처리를 통한 저결함 에피 기술 연구
- Doped Ge on Si 기판을 이용한 Ge PIN Photodiode를 제작
- Ge on Si 기판에 Graphene을 접목시킨 MSM Photodiode 제작
- Nano-patterned Si 기판을 이용한 고품위 GaN 성장 기술 확보
- MHOG 기반의 메모리 소자 구조 제작 및 그 특성 연구
- High-k dielectric on III-V 상에서의 계면 특성 연구 기술개발 배경
o 300mm 에피 및 450mm 대구경 실리콘 기판 성장 기술
- 급격하게 성장하고 있는 모바일 제품의 핵심 부품인 어플리케이션 프로세서 (AP)를 비롯한 마이크로프로세서(MPU, CPU), 플래쉬 메모리, CMOS Image Sensor(CIS) 등의 제품들에 이미 채용된 300mm 에피 기판기술은 벌써 세계적으로 양산, 판매가 활발히 진행 중이나, 국내 제품 양산은 LG실트론이 일부 제공하고 있는 상황이므로, 국내 기술 개발을 통한 세계 시장 진입 및 수출 증대, 수입 대체 전략이 필요함.
- 2008년 5월 삼성, 인텔, TSMC 3개사는 2012년 450mm 전환협력에 합의하는 등 450mm 실리콘 웨이퍼에 대한 전략적인 기술 개발의 필요성 대두되어 2015년 이후 450mm 실리콘 웨이퍼의 수요 발생이 예상되므로 이에 대한 기술 개발을 국가적 차원에서 지원하여 미래 블루오션 시장 선점이 국가경쟁력 확보 및 수출 증대를 위해 매우 중요함.
o 스트레인 기판 기술 / 신물질 및 하이브리드 기판 기술
- 향후 전략 산업 가능성이 높은 초고속 비메모리 산업의 급격한 성장 (년 9% 성장률)에 따라 산업구조의 고도화를 이루기 위해서는 국내 취약 분야인 비메모리 기판 부문에서 기술 경쟁력 확보가 필수적임. (2009년 우리나라의 시스템 반도체 세계 시장 점유율은 3%로 매우 취약 (isuppli)
- 실리콘의 한계가 가까워 옴에 따라 스트레인 기판 기술, 신물질 및 하이브리드 기판 기술과 같은 차세대 기판을 이용한 고성능 반도체 소자 기술 개발은 전세계적으로 비메모리 반도체 영역에서 선택적으로 필요한 기술이 아닌 필수 불가결한 기술로 분류되고 있음
- 따라서 국내 반도체 산업의 메모리 중심 기술 개발에서 비메모리 중심으로의 국가적 지원이 절실하며 이를 이루기 위한 핵심 원천 기술은 스트레인 기판기술, 신물질 및 하이브리드 기판 기술과 같은 차세대 기판 기술임.
핵심개발 기술의 의의
o 제 1세부 : 300mm 에피 및 450mm 대구경 실리콘 기판성장기술개발
- 300mm 에피 웨이퍼는 장비 선정부터 단위 공정개발, 수치 해석을 활용한 최적화 등을 거쳐 제품 개발에 성공하였고, 실트론화된 H/W, S/W를 통해 기술 국산화를 이루었음.
- 이를 토대로 반도체 소자 최대업체인 “I”사의 최선단 제품의 품질 인증을 확보해 뛰어난 기술력 입증과 향후 시장 개척에 유리한 발판을 마련함.
- 450mm 실리콘 웨이퍼는 국내에서 당사만이 유일하게 개발에 참여하고 있으며 주요 고객의 요구사항에 선대응하기 위한 개발 활동을 진행하고 있음.
o 제 2 세부 : 스트레인 기판 기술 개발
● Uni-axial 스트레인 기판 기술
- SiGe 및 Si[C] 에피 박막에 있어 Ge 및 C 농도가 증가할수록 성능 향상을 기대할 수 있으나, lattice mismatch로부터 형성되는 defect과 strain의 relaxation에 따라 개발이 어려움. 본 과제 수행을 통해 Ge 및 C 농도 각각 50%, 1.7% 이상의 고농도 에피 박막을 성장함.
● Bi-axial 스트레인 기판 기술
- 국내 취약 분야인 비메모리 분야가 세계적으로 급격한 성장이 이루어지고 있는 가운데, 국내 시스템 LSI 분야의 기술경쟁력을 확보하기 위하여 10나노급에서 한계가 직면해 있는 실리콘 채널을 대체하기 위한 strain Si 채널 및 Ge 채널 소자의 원천 기술이 필요함
- 그에 따라 SiGe 층을 가지는 compressive strained SiGe grown on Si 구조의 p-MOSFET과 Ge-on-insulator 또는 Ge-on-silicon 채널 구조의 p-MOSFET 구조가 Si p-MOSFET 구조 대두 있으며, 이를 실현하기 위해 저온, 저결함, 고품질 에피성장 기술이 필요하므로, Ge과 Si의 격자상수 차이로 인해 발생하는 dislocation 문제를 최소화 할 수 있는 공정 기술을 개발 하였고, condensation 공정 기술 개발을 통해 Ge-like GeOI 기판 제작 기술을 확보하였음
- 또한, Silicon p-MOSFET 홀 이동도 대비, 150% 이상이 향상된 홀 이동도를 가지는 GeOI p-MOSFET 구조 개발은 10 나노급 한계에 직면해 있는 실리콘 채널을 극복 할 수 있는 소자 기술을 제공 하는 것이므로 원천 기술적 의미에서 매우 큰 의미를 가짐
o 제 3 세부 : 신물질 및 하이브리드 기판기술 개발
- 실리콘 기반 기술의 한계를 극복한 Ge, 화합물 기반의 하이브리드 기판 기술 확보 및 이를 통한 소자 공정 기술 연구
적용 분야
o 300mm 에피 웨이퍼 : CIS(CMOS Image Sensor), 모바일 프로세서(AP : Application Processor), 마이크로프로세서 등 고성능을 요구하는 IT제품
o 450mm 실리콘 웨이퍼 : 2017년 이후 실리콘 기반 첨단 반도체 소자
o 스트레인 기판, 신물질 및 하이브리드 기판 기술 : 차세대 고성능 메모리/ 비메모리/Foundry 반도체 소자
(출처 : 기술개발사업 최종보고서 초록)

목차 Contents

• 표지 ... 1제 출 문 ... 2기술개발사업 최종보고서 초록 ... 3기술개발사업 주요 연구성과 ... 13목차 ... 30제 1 장 서론 ... 31 제 1 절 개발기술의 중요성 및 필요성 ... 31 제 2 절 국내·외 관련 기술의 현황 ... 34 제 3 절 기술개발 시 예상되는 기술적·경제적 파급 효과 ... 39제 2 장 과제 수행의 내용 및 결과 (기술개발내용 및 방법) ... 41 제 1 절 최종 목표 및 평가 방법 ... 41 제 2 절 연차 목표 및 개발범위 ... 47 제 3 절 수행 결과의 보안등급 ... 56 제 5 절 유형적 발생품(연구시설, 연구장비 등) 구입 및 관리현황 ... 57제 3 장 결과 및 사업화계획 ... 58 제 1 절 연구개발 최종결과 ... 58 1. 총연도 추진일정/실적 ... 58 2. 주요 연구결과 ... 63 3. 기술개발 결과의 유형 및 무형 성과 ... 326 제 2 절 연구개발 추진체계 ... 331 1. 각 기관/기업별 역할 및 추진내역 ... 331 제 3 절 시장 현황 및 사업화 전망 ... 335 제 4 절 고용 창출효과 ... 339 제5절 자체보안관리진단표 ... 340끝페이지 ... 341