초록 ▼

□ 연구의 목적 및 내용
기존의 Software-defined radio(SDR) 수신단은 넓은 주파수 영역에서 impedance matching 을 구현한다. 하지만 이러한 넓은 영역의 매칭은 우리가 원하지 않는 신호 또한 수신되어 수신단에 높은 선형성과 노이즈 부담을 주므로 원치 않는 신호의 필터링, 즉 blocker-tolerant한 수신단 구조가 필요하다. 또한 다중밴드와 다중모드를 지원하기 위해서는 각 밴드별로 외부 duplxer 와 수신단 회로가 따로 구현되어야 하는 문제가 있었는데

이를 해결하기 위해

□ 연구의 목적 및 내용
기존의 Software-defined radio(SDR) 수신단은 넓은 주파수 영역에서 impedance matching 을 구현한다. 하지만 이러한 넓은 영역의 매칭은 우리가 원하지 않는 신호 또한 수신되어 수신단에 높은 선형성과 노이즈 부담을 주므로 원치 않는 신호의 필터링, 즉 blocker-tolerant한 수신단 구조가 필요하다. 또한 다중밴드와 다중모드를 지원하기 위해서는 각 밴드별로 외부 duplxer 와 수신단 회로가 따로 구현되어야 하는 문제가 있었는데

이를 해결하기 위해 다수의 off-chip duplexer를 on-chip으로 구현하고 동작 주파수 밴드를 tuning할 수 있게 하여 하나의 duplexer로 다수의 주파수 대역을 지원하도록 한다.
수신단에서 기존의 passive mixer는 이득이 적으며 입력과 출력간의 isolation이 이루어지지 않으므로 큰 blocker 신호가 존재할 때 수신단의 성능이 열화되는 문제가 있다. 이러한 문제를 해결 하기 위해 flicker noise 혹은 mismatch up-conversion하는 active mixer회로를 제안하고 이를 높은 게인을 가지는 LNA와 접목하여 믹서 이후의 수신단에 노이즈 요구조건을 완화 시키는 구조를 개발한다. 또한 적은 에너지 스위칭을 하고 해상도의 샘플링 주파수를 재구성 할 수 있는 interleaved SAR ADC를 개발하여 저전력, 다중모드,다중밴드 RF 수신단을 구현한다. 또한 인접하는 ADC 채널 정보를 통해 디지털 보정이 용이한 구조를 구현한다.

□ 연구결과
본 과제에서는 다중모드 및 다중밴드를 위한 CMOS RF 프론트엔드 및 ADC를 연구하고 설계하였다. Noise cancelling LNA 및 duplexer 를 결합하여 blocker 필터링 회로 설계 및 성능 검증을 수행하였으며, flicker noise 및 mismatch upconversion 이 가능한 mixer를 제안하였고 이를 바탕으로 적은 flicker noise corner 뿐만 아니라 높은 IIP3, IIP2를 동시에 가지는 수신단을 구현하여 회로분야 최고의 IF를 가지는 해외학술지에 게제하였다. 또한 밴드(80MHz~900MHz)를 수신할때 발생하는 LO harmonic들에 의한 믹싱을 줄이기 위한 12phase 2-stage mixer를 제안하여 3에서 9차까지의 LO하모닉 믹싱을 55dB이상 감쇠 시킬 수 있었다. 그리고 저전력, reconfigurable ADC를 위한 SAR ADC 및 pipelined ADC를 개발하여 클럭 주파수와 해상도를 재구성할 수 있게 하여 최소의 전력소모를 구현하였다.

□ 연구결과의 활용계획
SDR 구현을 통해 생산자의 개발 비용을 줄이고 시장에 출시하는데 걸리는 시간을 줄이며 향상된 기능을 소프트웨어 변경만으로 수행이 가능하게 하여 하드웨어 개발의 부담을 줄일 수 있다. 서비스 제공자의 입장에서는 무선을 통해 단말기 수리와 업그레이드가 가능하여 보다 효율적인 알고리즘 채택으로 데이터 전송율과 사용자 밀도를 높일 수 있다. 사용자는 새로운 무선 서비스에 대해 고가 단말기로의 교체 없이 편리하게 업그레이드 및 오류에 대한 서비스를 받을 수 있다. 본 과제의 결과로 얻어질 SDR 회로는 현재 대부분을 수입에 의존하고 있는 무선 송수신기 칩셋을 대체하는 효과가 있을 뿐 아니라, 이를 기반으로 Digital RF 기술을 활용하여 휴대폰 등 무선통신기기의 단일칩화를 이루게 되면, 우리나라 수출의 20% 정도를 차지하는 무선통신기기의 경쟁력을 더욱 높일 수 있게 되므로 그 파급 효과는 매우 클 것이다.

( 출처 : 요약문 6p )

Abstract ▼

□ Purpose& contents
We investigate RF front-end circuits and ADC for multi-band and multi-mod operation. In RF receiver, off-chip multiband duplexer is integrated into on-chip, which eliminates the cost of using off-chip duplexers for many frequency bands.
Using our proposed flicker-noise upco

□ Purpose& contents
We investigate RF front-end circuits and ADC for multi-band and multi-mod operation. In RF receiver, off-chip multiband duplexer is integrated into on-chip, which eliminates the cost of using off-chip duplexers for many frequency bands.
Using our proposed flicker-noise upconverting mixer, direct conversion architecture is exploited and achieve low flicker noise corner, high IIP3, IIP2, and low noise figure. Furthermore harmnonic mising upto 9th order is suppresed by more than 55dB with the proposed 12phase 2-stage mixing scheme, We continue our study on reconfigurable interleaved SAR ADCs and pipleined ADCs which utilize our proposed low energy DAC switching scheme and calibration algorithm.

□ Result
A new type of flicker noise is proposed and mismatch up-converting active mixer with odd cascode switchingp airs that require lower switching frequencies. This requirement relaxes the local oscillator (LO) switching speed, which mitigates the effect of flicker noise and IM2 due to parasitic capacitances. A frequency-scalable LO generator is designed to eliminate delay adjustments between the slave LO and master LO signals for multiband operations, and a high crossing master LO driving scheme is also presented for IIP3 improvement for low supply operations. Fabricated using a 0.11μm CMOS process at a 1.2 V supply, the proposed mixer achieves < 4 kHz flicker noise corner, 9.4 dBm IIP3 with a 7.2 dB conversion gain, and > 60 dBm IIP2 at an effective LO frequency of 1.8 GHz. A two-stage 12-phase harmonic rejection mixer(HRM) for TV tuners is proposed in order to reject the local oscillator (LO) harmonics up to the ninth order. The proposed 12-phase weighing scheme can eliminate the third and ninth harmonic rejection (HR) sensitivity to the amplitude error caused by irrational numbers such as. To verify this HR, the 2-stage HR circuit is designed with baseband gm scaling in order to save power and improve the HR ratios without calibration. The proposed HRM achieves the third to ninth worst HR ratios, more than 55 dB, according to Monte Carlo simulations. It consumes 6.5 mA under a 2.5 V supply voltage.

□ Expected Contribution
The presented works is related to reconfigurable radio that can be utilized in IoT(internet of things) and smart sensor networks. Off-chip filters are expensive to use so that the direct conversion receiver is indispensible for low cost low power RF tranceivers. Thus, the onchip filtering technique and low flicker noise are important features in this regards. Conventional passive mixer was popular for low flicker noise but that has inherently poor isloation and bigger LO drrive. The proposed low flicker active mixer can be used in low energy mixing, that is crutial to the sensor applications.

( 출처 : SUMMARY 7p )

목차 Contents

• 표지 ... 1목차 ... 3연구계획 요약문 ... 4연구결과 요약문 ... 5 한글요약문 ... 5 SUMMARY ... 7연구내용 및 결과 ... 8 1. 연구개발과제의 개요 ... 8 2. 국내외 기술개발 현황 ... 9 3. 연구수행 내용 및 결과 ... 12 4. 목표달성도 및 관련분야에의 기여도 ... 18 5. 연구결과의 활용계획 ... 20 6. 연구과정에서 수집한 해외 과학기술정보 ... 26 7. 참고문헌 ... 27 8. 연구성과 ... 28 9. 국가과학기술지식정보서비스에 등록한 연구시설‧장비 현황 ... 31 10. 연구개발과제 수행에 따른 연구실 등의 안전조치 이행실적 ... 31 11. 기타사항 ... 31끝페이지 ... 31