선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
가설 설정
- 이때 항상 우선 고려되는 부분이 음성의 입출력과 관련된 A/Q 및 A/D로부터의데이터 처리인데, 본 논문에서는 직렬 포트를 통한 더블 버퍼링을 사용하였다. 즉 현재 A 버퍼에 데이터가차 잇는 상태이고 B 버퍼는 비어있다고 가정하자. 이런 상황에서 인터럽트를 이용하는 경우, DSP의 CPU는 A 버퍼의 데이터에 대하여 음성 부호화작업을 수행하는 동시에 직렬포트로 들어오는 1/8000초 마다의 인터럽트에 대하여 하던 일을 잠시 멈추고 직렬포트에 들어온 데이터를 B 버퍼로 이동시킨 후 다시 하던 일을 계속 하게 된다.
- 이때 항상 우선 고려되는 부분이 음성의 입출력과 관련된 A/Q 및 A/D로부터의데이터 처리인데, 본 논문에서는 직렬 포트를 통한 더블 버퍼링을 사용하였다. 즉 현재 A 버퍼에 데이터가차 잇는 상태이고 B 버퍼는 비어있다고 가정하자. 이런 상황에서 인터럽트를 이용하는 경우, DSP의 CPU는 A 버퍼의 데이터에 대하여 음성 부호화작업을 수행하는 동시에 직렬포트로 들어오는 1/8000초 마다의 인터럽트에 대하여 하던 일을 잠시 멈추고 직렬포트에 들어온 데이터를 B 버퍼로 이동시킨 후 다시 하던 일을 계속 하게 된다.
제안 방법
- 전처리 과정으로 차단 주파주 120Hz의 고대역 통과 필터을 사용하여 입력신호의 DC성분을 제거하고 전처리 과정을 통과한 입력 음성 신호는 이전 프레임 80샘플, 현재 프레임 160샘플, 이후 프레임 H0샘플의 총 320샘플을 이용해 LP 계수를 추출한다. 10차의 linear prediction(LP) 해석필터를 통해 얻어진 LP 계수는 안정도 특성을 가지며 양자화 과정에서 효과적인 line spectrum pair (LSP) 계수[4]로 변환되고, 현재와 이전 프레임에서 얻은 LSP 계수를 보간하여 민든 역필터에 전처리된 음성 신호를 통과시켜 잔여 신호를 얻은후, 이 잔여 신호를 이용하여 개루프 피치 탐식에서 피치 지연 값을 추정하고 개루프 장구간 예측 이득값을 구한다. 그리고 rate decision algorithm (RDA)에서 LP 계수 주줄과정에서 구한 17개의 자기상관 계수와 가루프 장구간 예측 이 득값 및 영 교차률등을 문턱값으로 이 용하여 입 력 신호의 특성에 따라 세 가지 전송률 중에서 최적 전송 률이 결정된다.
- 전처리 과정으로 차단 주파주 120Hz의 고대역 통과 필터을 사용하여 입력신호의 DC성분을 제거하고 전처리 과정을 통과한 입력 음성 신호는 이전 프레임 80샘플, 현재 프레임 160샘플, 이후 프레임 H0샘플의 총 320샘플을 이용해 LP 계수를 추출한다. 10차의 linear prediction(LP) 해석필터를 통해 얻어진 LP 계수는 안정도 특성을 가지며 양자화 과정에서 효과적인 line spectrum pair (LSP) 계수[4]로 변환되고, 현재와 이전 프레임에서 얻은 LSP 계수를 보간하여 민든 역필터에 전처리된 음성 신호를 통과시켜 잔여 신호를 얻은후, 이 잔여 신호를 이용하여 개루프 피치 탐식에서 피치 지연 값을 추정하고 개루프 장구간 예측 이득값을 구한다. 그리고 rate decision algorithm (RDA)에서 LP 계수 주줄과정에서 구한 17개의 자기상관 계수와 가루프 장구간 예측 이 득값 및 영 교차률등을 문턱값으로 이 용하여 입 력 신호의 특성에 따라 세 가지 전송률 중에서 최적 전송 률이 결정된다.
- DSP프로그램의 개발은 준비단계, 코딩 및 검증 단계, 시스템 연결 단계의 세가지 부분으로 구별되어 수행되 었다. 우선 준비 단계에서는 알고리즘을 분석하고 C 소스를 검토하여 인코더 및 디코더에 필요한 모듈을 파악하고 call tree를 작성하였다.
- 본 연구를 통해 EVEC 음성 부호화기 및 복호화기가 실시간 동작하여 스기커로 출력됨을 확인하였고, TIA 에서 제공하는 19개 테스트 벡터들의 검증을 통해 C 시뮬레이션의 결과와 jit-exact 함을 확인 하였다. 또한 DSP 어셈블리어 코딩 과정에서 EVRC 알고리즘에 대한 변경 없이 C 시뮬레이션에서와 같은 음질을 유지하면서, TMS320C54X의 구조적 장점과 명령어의 효율적인 사용을 통하여 최소의 복잡도를 가지도록 DSP 어셈블리어 코딩 과정에 중점을 두었다. 구현된 EVRC 코덱은 평균 계산량이 8kbps 모드일 때 인코더 26.
- 또한 DSP 어셈블리어 코딩 과정에서 EVRC 알고리즘에 대한 변경 없이 C 시뮬레이션에서와 같은 음질을 유지하면서, TMS320C54x의 구조적 장점과 명령어의 효율적인 사용을 통하여 최소의 복잡도를 가지도록 DSP 어셈블리어 코딩 과정에 중점을 두었다.
- 본 논문에서 구현한 시스템은 마이크로 입력된 신호를 버퍼에 저장한 후 인코딩을 하여 출력된 비트스트림을 메모리에 저장하고, 이를 다시 메모리에서 꺼내어서 디코딩을 하여 버퍼에 저장하고 다시 앞의 과정을 수행하면서 버퍼에 저장된 데이터를 출력하도록 되어 있다. 본 논문의 구성은 2 장에서 EVRC 의 기본구조와 특성에 대하여 살펴보고, 3 장에서는 실시간 구현에 관해 논하며, 마지막으로 4장에서 결론을 맺도록 하겠다.
- 본 논문에서 구현한 시스템은 마이크로 입력된 신호를 버퍼에 저장한 후 인코딩을 하여 출력된 비트스트림을 메모리에 저장하고, 이를 다시 메모리에서 꺼내어서 디코딩을 하여 버퍼에 저장하고 다시 앞의 과정을 수행하면서 버퍼에 저장된 데이터를 출력하도록 되어 있다. 본 논문의 구성은 2 장에서 EVRC 의 기본구조와 특성에 대하여 살펴보고, 3 장에서는 실시간 구현에 관해 논하며, 마지막으로 4장에서 결론을 맺도록 하겠다.
- 각 모듈에 대하여 최적화가 이루어 졌는데, 특히 많은 복잡도를 요구하는 개회로 피치 탐색, 고정 코드북 탐색 등에 많은 비중을 두었다. 본 논문에서는 프로그램의 전 과정이 어셈블리어 [5]로 이루어 졌으며 프로그램된 각각의 모듈은 TIA에서 제공된 테스트 벡터들을 이용한 검증을 통해 확정되었다. EVRC는 메모리 hangover오+ update로 인해 한 개의 프레임에서 문제가 발생하면 그 후의 모든 프레임이 틀려 버리는 특성이 있으므로 특정 모듈에 대한 확실한 검증이 없이는 모듈 간 연결이 불가능하기 때문이다.
- 각 모듈에 대하여 최적화가 이루어 졌는데, 특히 많은 복잡도를 요구하는 개회로 피치 탐색, 고정 코드북 탐색 등에 많은 비중을 두었다. 본 논문에서는 프로그램의 전 과정이 어셈블리어 [5]로 이루어 졌으며 프로그램된 각각의 모듈은 TIA에서 제공된 테스트 벡터들을 이용한 검증을 통해 확정되었다. EVRC는 메모리 hangover오+ update로 인해 한 개의 프레임에서 문제가 발생하면 그 후의 모든 프레임이 틀려 버리는 특성이 있으므로 특정 모듈에 대한 확실한 검증이 없이는 모듈 간 연결이 불가능하기 때문이다.
- 본 논문은 Texas Instrument 사의 C54-X 칩을 이용하여 EVRC 음성 부호화기를 전 과정을 어셈블리어로 실시간 구현하였다. 본 연구를 통해 EVEC 음성 부호화기 및 복호화기가 실시간 동작하여 스기커로 출력됨을 확인하였고, TIA 에서 제공하는 19개 테스트 벡터들의 검증을 통해 C 시뮬레이션의 결과와 jit-exact 함을 확인 하였다.
- 본 논문은 Texas Instrument 사의 C54x 칩을 이용하여 EVRC 음성 부호화기를 전 과정을 어셈블리어로 실시간 구현하였다.
- 이와 같은 과정을 통해 얻은 잔여 신호는 합성 필터에 통과시켜 수정된 음성 신호를 구하고 가중 필터을 사용하여 수정된 음성신호를 가중한다. 수정된 가중 음성 신호에서 적응 코드북의 기여를 제거하여 고정 코드북 탐색을 위한 목적 신호를 생성한다.
- 이러한 과정을 통해 구현된 EVRC 코덱의 각 전송률별 평균 복잡도를<표 3> 에 나타내었다. 앞서 언급하였듯이 DSF 어셈블리어 코딩시 이들 모듈에 대한 집중적인 최적화 작업을 통해 구현된 EVRC 코덱의 성능을 향상시키는데 중점을 두고 구현하였다. 구현된 EVRC 코덱의 네모리 사용량은<표 4> 에 나타나있다
- DSP프로그램의 개발은 준비단계, 코딩 및 검증 단계, 시스템 연결 단계의 세가지 부분으로 구별되어 수행되 었다. 우선 준비 단계에서는 알고리즘을 분석하고 C 소스를 검토하여 인코더 및 디코더에 필요한 모듈을 파악하고 call tree를 작성하였다. 효율적인 구현을 위해서는 알고리즘의 분석이 반드시 선행되어야 한다.
- 이때 항상 우선 고려되는 부분이 음성의 입출력과 관련된 A/D 및 A/D로부터의 데이터 처리인데, 본 논문에서는 직렬 포트를 통한 더블 버퍼링을 사용하였다.
- 마지막으로 시스템 연결 단계에서는 시뮬레이션상에서 검증된 프로그램을 실시간 동작할 수 있도록 하드웨어와 소프트웨어를 연결하는 작업이 수행된다. 이때 항상 우선 고려되는 부분이 음성의 입출력과 관련된 A/Q 및 A/D로부터의데이터 처리인데, 본 논문에서는 직렬 포트를 통한 더블 버퍼링을 사용하였다. 즉 현재 A 버퍼에 데이터가차 잇는 상태이고 B 버퍼는 비어있다고 가정하자.
- 전처리 과정으로 차단 주파주 120Hz의 고대역 통과 필터을 사용하여 입력신호의 DC성분을 제거하고 전처리 과정을 통과한 입력 음성 신호는 이전 프레임 80샘플, 현재 프레임 160샘플, 이후 프레임 H0샘플의 총 320샘플을 이용해 LP 계수를 추출한다. 10차의 linear prediction(LP) 해석필터를 통해 얻어진 LP 계수는 안정도 특성을 가지며 양자화 과정에서 효과적인 line spectrum pair (LSP) 계수[4]로 변환되고, 현재와 이전 프레임에서 얻은 LSP 계수를 보간하여 민든 역필터에 전처리된 음성 신호를 통과시켜 잔여 신호를 얻은후, 이 잔여 신호를 이용하여 개루프 피치 탐식에서 피치 지연 값을 추정하고 개루프 장구간 예측 이득값을 구한다.
- 전처리 과정으로 차단 주파주 120Hz의 고대역 통과 필터을 사용하여 입력신호의 DC성분을 제거하고 전처리 과정을 통과한 입력 음성 신호는 이전 프레임 80샘플, 현재 프레임 160샘플, 이후 프레임 H0샘플의 총 320샘플을 이용해 LP 계수를 추출한다. 10차의 linear prediction(LP) 해석필터를 통해 얻어진 LP 계수는 안정도 특성을 가지며 양자화 과정에서 효과적인 line spectrum pair (LSP) 계수[4]로 변환되고, 현재와 이전 프레임에서 얻은 LSP 계수를 보간하여 민든 역필터에 전처리된 음성 신호를 통과시켜 잔여 신호를 얻은후, 이 잔여 신호를 이용하여 개루프 피치 탐식에서 피치 지연 값을 추정하고 개루프 장구간 예측 이득값을 구한다.
데이터처리
- 본 논문은 Texas Instrument 사의 C54-X 칩을 이용하여 EVRC 음성 부호화기를 전 과정을 어셈블리어로 실시간 구현하였다. 본 연구를 통해 EVEC 음성 부호화기 및 복호화기가 실시간 동작하여 스기커로 출력됨을 확인하였고, TIA 에서 제공하는 19개 테스트 벡터들의 검증을 통해 C 시뮬레이션의 결과와 jit-exact 함을 확인 하였다. 또한 DSP 어셈블리어 코딩 과정에서 EVRC 알고리즘에 대한 변경 없이 C 시뮬레이션에서와 같은 음질을 유지하면서, TMS320C54X의 구조적 장점과 명령어의 효율적인 사용을 통하여 최소의 복잡도를 가지도록 DSP 어셈블리어 코딩 과정에 중점을 두었다.
이론/모형
- EVRC의 부호화 과정은 기본적으로 generalized AbS 구조의 RCELP알고리즘를 이용하며 전체 부호화 과정의 기본 개념도는 그림 1과 같다. 입력늰 신호는 8 kHz 로 샘플링되며 20ms, 160샘플을 한 프리임으로 하고 53샘플의 두개 부프레임과 54샘플의 한개 부프레임으로 구성된다.
- 국내 및 북미의 디지털 셀룰라 CDMA 시스템의 음성 부호화기로 사용되고 있는 IS-127 EVRC (Enhanced Variable Rate Codec)[l]는 1994 년 Bell Lab 에서 제안한 RCELP (Relaxation CELP)[2] 알고리즘에 기반을 두고 있다. RCELP 알고리즘은 기존의 CELP 형의 분석-합성 방법과는 달리 낮은 전송률에서 성능의 저하가 없는 Generalized Analysis-by-Synthesis (AbS)구조[3]를 이용한다. Generalized AbS 구조는 피치를 파라메터화하여 부호화 하며 이때 발생하는 오류를 원신호의 warping 을 통해서 방지하는 방식으로서, 음질 저하 없이 피치 신호에 적은 비트를 할당할 수 있으며, 폐루프 분석이 없이 개루프 피치 탐색만으로 결정된 정수 피치를 프레임 단위로 전송하므로 부프레임 단위로 실수 피치를 전송하는 기존의 CELP 방식에 비해 피치에 할당된 비트를 고정 코드북의 여기신호와 같은 중요 파라메타에 비트 할당을 늘림으로서 복호화된 신호의 음질을 향상시킬 수 있는 장점이 있다.
성능/효과
- 또한 DSP 어셈블리어 코딩 과정에서 EVRC 알고리즘에 대한 변경 없이 C 시뮬레이션에서와 같은 음질을 유지하면서, TMS320C54X의 구조적 장점과 명령어의 효율적인 사용을 통하여 최소의 복잡도를 가지도록 DSP 어셈블리어 코딩 과정에 중점을 두었다. 구현된 EVRC 코덱은 평균 계산량이 8kbps 모드일 때 인코더 26.3MIPS, 디코더 3.6MIPS 로 최대 29.9MIPS 의 복잡도를 나타낸다.
- 또한 DSP 어셈블리어 코딩 과정에서 EVRC 알고리즘에 대한 변경 없이 C 시뮬레이션에서와 같은 음질을 유지하면서, TMS320C54X의 구조적 장점과 명령어의 효율적인 사용을 통하여 최소의 복잡도를 가지도록 DSP 어셈블리어 코딩 과정에 중점을 두었다. 구현된 EVRC 코덱은 평균 계산량이 8kbps 모드일 때 인코더 26.3MIPS, 디코더 3.6MIPS 로 최대 29.9MIPS 의 복잡도를 나타낸다.
- 논문에서 사용한 TMS320C54X는 TI사의 고정 소수점 DSP로서 40~ 532MIPS의 성능을 가지고 있으며 40bit의 ALU와 dual operand 지원, 개선된 멀티버스 구조 등 기존의 16비트 고정 소수점 DSP보다 높은 성능과 편의성을 제공하고 있다
- 논문에서 사용한 TMS320C54x는 TI사의 고정 소수점 DSP로서 40 ~ 532MIPS의 성능을 가지고 있으며 40bit의 ALU와 dual operand 지원, 개선된 멀티버스 구조 등 기존의 16비트 고정 소수점 DSP보다 높은 성능과 편의성을 제공하고 있다
- 본 연구를 통해 EVEC 음성 부호화기 및 복호화기가 실시간 동작하여 스기커로 출력됨을 확인하였고, TIA 에서 제공하는 19개 테스트 벡터들의 검증을 통해 C 시뮬레이션의 결과와 oit-exact 함을 확인 하였다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.