초록 ▼

용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

Xilinx EPGA를 이용하여 이동 통신 등에 사용되고, 8개의 심볼 오류를 정정 할 수 있는 (208, 188) Reed-Solomon 코드의 부호화기/복호기를 설계하였다. 설계된 Reed0-Solomon 코드 복호기는 오류 위치 다항식과 오류 평가 다항식을 구하기 위해 수정된 유클리드 알고리즘을 적용하였다. 설계된 Reed-Solomon 코드 복호기는 1개의 유클리드 셀을 이용하여 설계를 하였기 때문에 칩의 크기를 줄일 수 있었다. 1개의 Cell의 사용하여 설계 시 데이터 충돌이 일어 날 수 있으나 ...

Xilinx EPGA를 이용하여 이동 통신 등에 사용되고, 8개의 심볼 오류를 정정 할 수 있는 (208, 188) Reed-Solomon 코드의 부호화기/복호기를 설계하였다. 설계된 Reed0-Solomon 코드 복호기는 오류 위치 다항식과 오류 평가 다항식을 구하기 위해 수정된 유클리드 알고리즘을 적용하였다. 설계된 Reed-Solomon 코드 복호기는 1개의 유클리드 셀을 이용하여 설계를 하였기 때문에 칩의 크기를 줄일 수 있었다. 1개의 Cell의 사용하여 설계 시 데이터 충돌이 일어 날 수 있으나 버퍼를 사용하여 충돌을 방지 할 수 있었다. 본 눈문에서 적용된 설계 구조와 알고리즘 계산 방식은 복호기 설계 시 1개 의 셀을 사용하여 면적을 최소화하고, 연산을 ROM과 병렬 구조로 구성하였기 때문에 높은 동작 주파수에서 고속 동작을 실현 할 수 있을 것이라 기대된다. 설계된 RS 부호화기/복호기는 현재 IMT-2000시스템과 B-WLL 시스템의 표준안에 제안된 스펙으로 이동 통신 시스템에서 사용이 가능하다. 본 논문에서 설계된 회로는 ModelSim 과 Synopsys Tool상에서 설계되었으며 Xilinx Vertex XCV800 칩 1개로 구성하였으며, 약 6만게이트의 크기를 가진다.

Abstract ▼ AI-Helper

(204, 188) Reed-Solomon Encoder/Decoder on Xilinx EPGA Method was designed for the application of communication system. This decoder corrects the symbol error up to eight. It employs a modified Euclid's algorithm to compute the error-location polynomial and error-magnitude polynomial of input data. ...

(204, 188) Reed-Solomon Encoder/Decoder on Xilinx EPGA Method was designed for the application of communication system. This decoder corrects the symbol error up to eight. It employs a modified Euclid's algorithm to compute the error-location polynomial and error-magnitude polynomial of input data. The proposed architecture of RS Decoder has the following features. The circuit size is reduced by selecting the Modified Euclid's Algorithm with one Euclid Cell of mutual operation. And the operation speed of Decoder is improved by using ROM and parallel structure. The RS Decoder designed in this paper can be used as a library for communication system. The proposed Encoder and Decoder are simulated with ModelSim and synthesized sith Synopsys. We are see that chip is implemented on Xilinx Vertex XCV800. The number of gates is about 60,000.

주제어