고장의 여부를 확인하는 테스트 뿐만 아니라, 정확한 고장의 진원지를 파악하는 고장진단의 연구도 중요한 이슈로 부각되고 있다. 자체 내장 테스트의 방법이 점차 보편화됨에 따라 고장진단의 연구도 자체 내장 테스트 환경에서의 연구가 활발히 진행되고 있다. 자체 내장 테스트 환경에서의 연구는 고장이 전파된 스캔 셀을 찾기 위한 연구와 그러한 정보를 바탕으로 정확한 고장의 진원지를 파악하는 연구로 구분할 수 있는데, 후자의 경우는 테스터를 사용하여 테스트를 하는 경우의 고장진단과 중복되는 연구가 되므로, 주로 전자 경우의 연구가 활발히 진행되고 있다.
자체 내장 테스트 환경에서의 많은 연구가 전체 스캔을 배경으로 하고, STUMPS(Self-Testing Using MISR and Parallel SRSG) 구조를 기본으로 한다. 또한, 자체 내장 테스트에서의 고장진단이 테스터를 사용하는 고장진단의 경우에 비해 상대적으로 고장진단을 위한 정보가 매우 부족하므로 이러한 정보의 보충을 위해 추가적인 ...
고장의 여부를 확인하는 테스트 뿐만 아니라, 정확한 고장의 진원지를 파악하는 고장진단의 연구도 중요한 이슈로 부각되고 있다. 자체 내장 테스트의 방법이 점차 보편화됨에 따라 고장진단의 연구도 자체 내장 테스트 환경에서의 연구가 활발히 진행되고 있다. 자체 내장 테스트 환경에서의 연구는 고장이 전파된 스캔 셀을 찾기 위한 연구와 그러한 정보를 바탕으로 정확한 고장의 진원지를 파악하는 연구로 구분할 수 있는데, 후자의 경우는 테스터를 사용하여 테스트를 하는 경우의 고장진단과 중복되는 연구가 되므로, 주로 전자 경우의 연구가 활발히 진행되고 있다.
자체 내장 테스트 환경에서의 많은 연구가 전체 스캔을 배경으로 하고, STUMPS(Self-Testing Using MISR and Parallel SRSG) 구조를 기본으로 한다. 또한, 자체 내장 테스트에서의 고장진단이 테스터를 사용하는 고장진단의 경우에 비해 상대적으로 고장진단을 위한 정보가 매우 부족하므로 이러한 정보의 보충을 위해 추가적인 시뮬레이션을 하게 된다. 또, 여러 개의 스캔 체인으로부터 응답 압축기로 값이 들어오는 경우 압축된 값을 분석하기가 매우 어려우므로 스캔 체인별로 따로 시뮬레이션을 하여 분석을 하는 방법이 고려되고 있으며, 하나의 스캔 체인도 파티션을 하여 각 파티션별로 시뮬레이션을 하는 방법을 많이 쓰고 있다. 본 논문에서도 역시 이와 같은 여러 번의 시뮬레이션을 통한 고장진단의 방법을 연구하였으며, 저장 공간과 고장진단을 위한 시간을 줄이고 정확한 진단을 하기 위한 연구를 하였다.
본 논문에서는 자체 내장 테스트 환경에서의 고장진단 방법을 위해 적은 수의시뮬레이션을 하고 고장 시그너쳐로부터의 정보를 최대한 활용하여 유일한 고장위치 분석을 가능하게 하는 효율적인 알고리즘을 사용하여 고장이 전파된 스캔셀을 찾는 방법을 제시하고 본 논문의 효율성을 기존의 연구와 비교하여 이론적으로 분석하였다.
고장의 여부를 확인하는 테스트 뿐만 아니라, 정확한 고장의 진원지를 파악하는 고장진단의 연구도 중요한 이슈로 부각되고 있다. 자체 내장 테스트의 방법이 점차 보편화됨에 따라 고장진단의 연구도 자체 내장 테스트 환경에서의 연구가 활발히 진행되고 있다. 자체 내장 테스트 환경에서의 연구는 고장이 전파된 스캔 셀을 찾기 위한 연구와 그러한 정보를 바탕으로 정확한 고장의 진원지를 파악하는 연구로 구분할 수 있는데, 후자의 경우는 테스터를 사용하여 테스트를 하는 경우의 고장진단과 중복되는 연구가 되므로, 주로 전자 경우의 연구가 활발히 진행되고 있다.
자체 내장 테스트 환경에서의 많은 연구가 전체 스캔을 배경으로 하고, STUMPS(Self-Testing Using MISR and Parallel SRSG) 구조를 기본으로 한다. 또한, 자체 내장 테스트에서의 고장진단이 테스터를 사용하는 고장진단의 경우에 비해 상대적으로 고장진단을 위한 정보가 매우 부족하므로 이러한 정보의 보충을 위해 추가적인 시뮬레이션을 하게 된다. 또, 여러 개의 스캔 체인으로부터 응답 압축기로 값이 들어오는 경우 압축된 값을 분석하기가 매우 어려우므로 스캔 체인별로 따로 시뮬레이션을 하여 분석을 하는 방법이 고려되고 있으며, 하나의 스캔 체인도 파티션을 하여 각 파티션별로 시뮬레이션을 하는 방법을 많이 쓰고 있다. 본 논문에서도 역시 이와 같은 여러 번의 시뮬레이션을 통한 고장진단의 방법을 연구하였으며, 저장 공간과 고장진단을 위한 시간을 줄이고 정확한 진단을 하기 위한 연구를 하였다.
본 논문에서는 자체 내장 테스트 환경에서의 고장진단 방법을 위해 적은 수의시뮬레이션을 하고 고장 시그너쳐로부터의 정보를 최대한 활용하여 유일한 고장위치 분석을 가능하게 하는 효율적인 알고리즘을 사용하여 고장이 전파된 스캔셀을 찾는 방법을 제시하고 본 논문의 효율성을 기존의 연구와 비교하여 이론적으로 분석하였다.
A fault diagnosis that identifies the exact origin of the faulty location in a circuit is an important issue beyond the identification of mere failure. As popularity for the BIST increases, the researches on diagnostic methods have been proliferating as well. The researches on the BIST environment a...
A fault diagnosis that identifies the exact origin of the faulty location in a circuit is an important issue beyond the identification of mere failure. As popularity for the BIST increases, the researches on diagnostic methods have been proliferating as well. The researches on the BIST environment are divided into two parts : one for finding the failed scan cell and the other for finding the exact fault location. The latter has been conducted for the tester environment and the former for the BIST environment.
Many efforts based on full-scan and STUMPS structures are made for the BIST environment. In the BIST environment, the information is not sufficient compared with the information in the tester environment, for the analysis; thus, additional simulation is required to acquire necessary information. In a case where signals from many scan chains enter the MISR, it is very difficult to analyze the compacted value; thus, each scan chain should be conducted one at a time. In addition, each scan chain should be divided into some partitions for easy analysis. In this paper, the above-mentioned schemes were also used, and the paper focuses on the reduction of the storage resource and the diagnosis time.
In this paper, an efficient algorithm that maximally utilizes information from faulty signature is proposed to provide reduced storage size and diagnosis time, and the efficiency is analyzed by comparing with an earlier research.
A fault diagnosis that identifies the exact origin of the faulty location in a circuit is an important issue beyond the identification of mere failure. As popularity for the BIST increases, the researches on diagnostic methods have been proliferating as well. The researches on the BIST environment are divided into two parts : one for finding the failed scan cell and the other for finding the exact fault location. The latter has been conducted for the tester environment and the former for the BIST environment.
Many efforts based on full-scan and STUMPS structures are made for the BIST environment. In the BIST environment, the information is not sufficient compared with the information in the tester environment, for the analysis; thus, additional simulation is required to acquire necessary information. In a case where signals from many scan chains enter the MISR, it is very difficult to analyze the compacted value; thus, each scan chain should be conducted one at a time. In addition, each scan chain should be divided into some partitions for easy analysis. In this paper, the above-mentioned schemes were also used, and the paper focuses on the reduction of the storage resource and the diagnosis time.
In this paper, an efficient algorithm that maximally utilizes information from faulty signature is proposed to provide reduced storage size and diagnosis time, and the efficiency is analyzed by comparing with an earlier research.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.