0.18um CMOS 공정을 이용한 IEEE 802.11 a WLAN용 저전력 1/2-Divider & 8/9-Prescaler 설계 A Low Voltage static 1/2-Divider & 8/9-Prescaler for IEEE 802.11 a WLAN in 0.18um CMOS원문보기
PLL 시스템에서는 주파수 분배를 위하여 분배기(divider)를 이용하여 주파수를 분주한다. 그러나 분배기로는 너무 높은 주파수를 처리 할 수 없기 때문에 높은 주파수를 원하는 분배비로 처리하기 위해 Prescaler를 이용한다. 본 논문에서는 주파수 합성기에 핵심적인 부분인 IEEE 802.11 a WLAN용 저전력1/2-Divider & 8/9-Prescaler를 구현하였다. 저전력, 고속동작을 구현하기 위하여 기존의 D-플립플롭 구조를 개선하였으며, 제안된 divider 는 공급전압(supply voltage) 1.8V환경에서 최대동작 속도 10-GHz, 전류 소모는 1.5mA, 총 전력 소모는 1.89 mW를 보였다. 제안된 1/2-Divider를 적용하여 구현한 8/9-Prescaler에서는 공급 전압 1.8V 환경에서 최대 동작 속도 8-GHz, 전류 소모는 4.65mA, 총 전력 소모는 8.35mW를 보였다. 0.18um CMOS 공정변수를 이용하여 SpectreRF로 ...
PLL 시스템에서는 주파수 분배를 위하여 분배기(divider)를 이용하여 주파수를 분주한다. 그러나 분배기로는 너무 높은 주파수를 처리 할 수 없기 때문에 높은 주파수를 원하는 분배비로 처리하기 위해 Prescaler를 이용한다. 본 논문에서는 주파수 합성기에 핵심적인 부분인 IEEE 802.11 a WLAN용 저전력1/2-Divider & 8/9-Prescaler를 구현하였다. 저전력, 고속동작을 구현하기 위하여 기존의 D-플립플롭 구조를 개선하였으며, 제안된 divider 는 공급전압(supply voltage) 1.8V환경에서 최대동작 속도 10-GHz, 전류 소모는 1.5mA, 총 전력 소모는 1.89 mW를 보였다. 제안된 1/2-Divider를 적용하여 구현한 8/9-Prescaler에서는 공급 전압 1.8V 환경에서 최대 동작 속도 8-GHz, 전류 소모는 4.65mA, 총 전력 소모는 8.35mW를 보였다. 0.18um CMOS 공정변수를 이용하여 SpectreRF로 시뮬레이션을 하였다.
PLL 시스템에서는 주파수 분배를 위하여 분배기(divider)를 이용하여 주파수를 분주한다. 그러나 분배기로는 너무 높은 주파수를 처리 할 수 없기 때문에 높은 주파수를 원하는 분배비로 처리하기 위해 Prescaler를 이용한다. 본 논문에서는 주파수 합성기에 핵심적인 부분인 IEEE 802.11 a WLAN용 저전력1/2-Divider & 8/9-Prescaler를 구현하였다. 저전력, 고속동작을 구현하기 위하여 기존의 D-플립플롭 구조를 개선하였으며, 제안된 divider 는 공급전압(supply voltage) 1.8V환경에서 최대동작 속도 10-GHz, 전류 소모는 1.5mA, 총 전력 소모는 1.89 mW를 보였다. 제안된 1/2-Divider를 적용하여 구현한 8/9-Prescaler에서는 공급 전압 1.8V 환경에서 최대 동작 속도 8-GHz, 전류 소모는 4.65mA, 총 전력 소모는 8.35mW를 보였다. 0.18um CMOS 공정변수를 이용하여 SpectreRF로 시뮬레이션을 하였다.
Divider can divide a frequency in PLL system. Prescaler is widely used to divide high frequency because divider can't divide high frequency well. In this paper, we designed a low voltage static 1/2-Divider & 8/9-Prescaler for IEEE 802.11 a WLAN in 0.18um CMOS. We proposed D-flip flop circuit to achi...
Divider can divide a frequency in PLL system. Prescaler is widely used to divide high frequency because divider can't divide high frequency well. In this paper, we designed a low voltage static 1/2-Divider & 8/9-Prescaler for IEEE 802.11 a WLAN in 0.18um CMOS. We proposed D-flip flop circuit to achieve low power consumption and high speed operation. The power consumption of divided-2 circuit is 1.89 mW at 1.8-V V_(DD) ,and maximum operating frequency is 10 GHz.. The power consumption of 8/9-Prescaler is 8.35 mW at 1.8-V_(DD), and maximum operating frequency is 8-GHz.
Divider can divide a frequency in PLL system. Prescaler is widely used to divide high frequency because divider can't divide high frequency well. In this paper, we designed a low voltage static 1/2-Divider & 8/9-Prescaler for IEEE 802.11 a WLAN in 0.18um CMOS. We proposed D-flip flop circuit to achieve low power consumption and high speed operation. The power consumption of divided-2 circuit is 1.89 mW at 1.8-V V_(DD) ,and maximum operating frequency is 10 GHz.. The power consumption of 8/9-Prescaler is 8.35 mW at 1.8-V_(DD), and maximum operating frequency is 8-GHz.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.