지난 40년간 실리콘 산화막(SiO₂)은 게이트 절연막(gate insulator)로서 CMOS (complementary metal-oxide-semiconductor) 공정에 사용되고 있다. 실리콘 산화막이 오랜 기간 게이트 절연막로 사용될 수 있었던 이유는 제조상의 편의뿐만 아니라 큰 밴드 갭(band gap), 박막의 표면 편탄성과 균일성, 열역학적 안정성, 전하 트랩(charge trap) 생성에 대한 저항성, 그리고 장기적인 신뢰성과 같은 우수한 특성을 가지고 있기 때문이다[1]. 특히 실리콘 기판과의 탁월한 ...
지난 40년간 실리콘 산화막(SiO₂)은 게이트 절연막(gate insulator)로서 CMOS (complementary metal-oxide-semiconductor) 공정에 사용되고 있다. 실리콘 산화막이 오랜 기간 게이트 절연막로 사용될 수 있었던 이유는 제조상의 편의뿐만 아니라 큰 밴드 갭(band gap), 박막의 표면 편탄성과 균일성, 열역학적 안정성, 전하 트랩(charge trap) 생성에 대한 저항성, 그리고 장기적인 신뢰성과 같은 우수한 특성을 가지고 있기 때문이다[1]. 특히 실리콘 기판과의 탁월한 계면 특성과 낮은 누설전류 특성은 게이트 절연막로서의 SiO₂의 효용성을 높여주었다. 그러나 소자 크기가 작아짐에 따라 동작 전압도 낮아지고 이는 구동전류(drive current)의 감소를 초래한다. 따라서 소자의 고속 동작을 위해 구동 전류량을 증가시켜야 하는데 이는 게이트 정전용량(gate capacitance)의 증가를 요구하게 된다. 이를 위해, SiO₂를 얇게 하여 정전용량을 증가시켜야하지만 SiO₂ 막의 두께가 1.5 nm 이하로 얇아지는 경우 누설 전류가 크게 증가하여 불필요한 전력 소비 및 열을 발생시켜 소자의 신뢰성에 문제가 된다[2]. 이를 해결하기 위해 소자의 성능을 열화 시키지 않고 정전용량을 증가시켜 누설전류를 효과적으로 감소시킬 수 있는 대체물질에 대해 연구되고 있다. 대체할 물질로 high-k 물질인 Ta₂O_(5), Al₂O₃, Si₃N₄, ZrO₂, 및 HfO₂ 등이 연구되고 있다[3-7]. 이 중에서 HfO2는 SiO₂를 대체할 물질로 많은 관심을 받고 있는 물질이다. HfO₂는 ∼25의 높은 유전상수(dielectric constant)를 가지면서 비교적 높은 에너지 밴드 갭(5.68 eV)의 의해 누설전류를 최소화 할 수 있다. 또 실리콘과 유사한 열팽창계수와 lattice mismatch(∼5%)를 가진다[7]. 반면, HfO2를 게이트 절연막으로 CMOS 공정에서 적용하는데 있어서 몇 가지 극복해야할 문제를 가지고 있다. 실리콘과의 계면에서 발생하는 interface layer control, charge trapping에 의한 channelmobility 감소 등과 같은 문제점이 나타나고 있다. 이와 같은 문제점의 주요한 원인은 실리콘 웨이퍼 위에 HfO2를 증착하였을 때 산소와 실리콘의 상호확산에 의해 의도되지 않은 저유전 박막(SiOx)의 생성 때문이다. 저유전체는 정전용량(capacitance)을 감소시키고 HfO2와 실리콘 웨이퍼 사이 계면에 계면 트랩 전하 및 산화막 트랩 전하 발생을 초래한다. 이런 전하들은 CMOS 공정 적용 시 채널의 이동도 감소를 초래하고 문턱 전압에 변화를 주어 소자의 신뢰성을 떨어뜨린다. 또, HfO₂는 전기적 스트레스에 의해 박막의 특성이 열화하게 된다. 전기적 스트레스에 의한 전자 주입은 박막에 전자와 전공의 트랩핑(trapping)과 계면 트랩 전하와 같은 결함을 생성하게 한다. 이런 트랩들의 영향으로 전기적 스트레스에 의한 누설전류(stress-induced leakage current)가 증가되고 Flat band 전압이 변하게 (shift) 된다[8]. 본 논문에서는 이런 문제들을 해결하기 위해 HfO₂와 실리콘 웨이퍼 사이에 Hf metal layer 증착하였다. 이를 통해 산소와 실리콘의 확산을 막아 저유전 박막의 생성을 억제하여 상대적으로 높은 정전용량을 얻고 산화막 트랩 전하를 감소시켜 전기적 스트레스에 의한 누설전류 및 oxide trapped charge 생성을 감소시키고자 한다. 박막의 결함과 열에 의한 영향을 최소화하기 위해 ALD 방법으로 HfO₂를 증착하여 MOS커패시터를 제작하였다. XPS 분석을 통해 Hf metal layer의 증착에 따른 HfO₂와 실리콘 사이 계면의 화학적 결합 구조를 분석하였다. HP 4280과 HP 4156을 통해 MOS 커패시터의 정전용량-전압, 전류-전압 특성을 분석하였고 이 값을 이용하여 effective oxide charge 밀도를 계산하였다. 또 전기적 스트레스에 의한 전기적 특성을 분석 하였다.
지난 40년간 실리콘 산화막(SiO₂)은 게이트 절연막(gate insulator)로서 CMOS (complementary metal-oxide-semiconductor) 공정에 사용되고 있다. 실리콘 산화막이 오랜 기간 게이트 절연막로 사용될 수 있었던 이유는 제조상의 편의뿐만 아니라 큰 밴드 갭(band gap), 박막의 표면 편탄성과 균일성, 열역학적 안정성, 전하 트랩(charge trap) 생성에 대한 저항성, 그리고 장기적인 신뢰성과 같은 우수한 특성을 가지고 있기 때문이다[1]. 특히 실리콘 기판과의 탁월한 계면 특성과 낮은 누설전류 특성은 게이트 절연막로서의 SiO₂의 효용성을 높여주었다. 그러나 소자 크기가 작아짐에 따라 동작 전압도 낮아지고 이는 구동전류(drive current)의 감소를 초래한다. 따라서 소자의 고속 동작을 위해 구동 전류량을 증가시켜야 하는데 이는 게이트 정전용량(gate capacitance)의 증가를 요구하게 된다. 이를 위해, SiO₂를 얇게 하여 정전용량을 증가시켜야하지만 SiO₂ 막의 두께가 1.5 nm 이하로 얇아지는 경우 누설 전류가 크게 증가하여 불필요한 전력 소비 및 열을 발생시켜 소자의 신뢰성에 문제가 된다[2]. 이를 해결하기 위해 소자의 성능을 열화 시키지 않고 정전용량을 증가시켜 누설전류를 효과적으로 감소시킬 수 있는 대체물질에 대해 연구되고 있다. 대체할 물질로 high-k 물질인 Ta₂O_(5), Al₂O₃, Si₃N₄, ZrO₂, 및 HfO₂ 등이 연구되고 있다[3-7]. 이 중에서 HfO2는 SiO₂를 대체할 물질로 많은 관심을 받고 있는 물질이다. HfO₂는 ∼25의 높은 유전상수(dielectric constant)를 가지면서 비교적 높은 에너지 밴드 갭(5.68 eV)의 의해 누설전류를 최소화 할 수 있다. 또 실리콘과 유사한 열팽창계수와 lattice mismatch(∼5%)를 가진다[7]. 반면, HfO2를 게이트 절연막으로 CMOS 공정에서 적용하는데 있어서 몇 가지 극복해야할 문제를 가지고 있다. 실리콘과의 계면에서 발생하는 interface layer control, charge trapping에 의한 channel mobility 감소 등과 같은 문제점이 나타나고 있다. 이와 같은 문제점의 주요한 원인은 실리콘 웨이퍼 위에 HfO2를 증착하였을 때 산소와 실리콘의 상호확산에 의해 의도되지 않은 저유전 박막(SiOx)의 생성 때문이다. 저유전체는 정전용량(capacitance)을 감소시키고 HfO2와 실리콘 웨이퍼 사이 계면에 계면 트랩 전하 및 산화막 트랩 전하 발생을 초래한다. 이런 전하들은 CMOS 공정 적용 시 채널의 이동도 감소를 초래하고 문턱 전압에 변화를 주어 소자의 신뢰성을 떨어뜨린다. 또, HfO₂는 전기적 스트레스에 의해 박막의 특성이 열화하게 된다. 전기적 스트레스에 의한 전자 주입은 박막에 전자와 전공의 트랩핑(trapping)과 계면 트랩 전하와 같은 결함을 생성하게 한다. 이런 트랩들의 영향으로 전기적 스트레스에 의한 누설전류(stress-induced leakage current)가 증가되고 Flat band 전압이 변하게 (shift) 된다[8]. 본 논문에서는 이런 문제들을 해결하기 위해 HfO₂와 실리콘 웨이퍼 사이에 Hf metal layer 증착하였다. 이를 통해 산소와 실리콘의 확산을 막아 저유전 박막의 생성을 억제하여 상대적으로 높은 정전용량을 얻고 산화막 트랩 전하를 감소시켜 전기적 스트레스에 의한 누설전류 및 oxide trapped charge 생성을 감소시키고자 한다. 박막의 결함과 열에 의한 영향을 최소화하기 위해 ALD 방법으로 HfO₂를 증착하여 MOS 커패시터를 제작하였다. XPS 분석을 통해 Hf metal layer의 증착에 따른 HfO₂와 실리콘 사이 계면의 화학적 결합 구조를 분석하였다. HP 4280과 HP 4156을 통해 MOS 커패시터의 정전용량-전압, 전류-전압 특성을 분석하였고 이 값을 이용하여 effective oxide charge 밀도를 계산하였다. 또 전기적 스트레스에 의한 전기적 특성을 분석 하였다.
HfO₂ has attracted much attention for being the material to replace the SiO₂ gate oxide, due to its high dielectric constant and compatibility with CMOS process. But HfO₂ has caused serious problems, such as formation of low-dielectric material and charge generation/trapping. In this paper, HfO₂/Hf ...
HfO₂ has attracted much attention for being the material to replace the SiO₂ gate oxide, due to its high dielectric constant and compatibility with CMOS process. But HfO₂ has caused serious problems, such as formation of low-dielectric material and charge generation/trapping. In this paper, HfO₂/Hf stacked film has been applied as the gate dielectric to overcome these problems. Thin films of HfO₂/Hf were deposited on p-type wafer by Atomic Layer Deposition (ALD). Then Pt top electrode MOS capacitors have been fabricated on Si substrates. The composition rate of the dielectric material and the interface were analyzed using XPS (X-ray Photoelectron Spectroscopy). Also the capacitance-voltage (C-V) and current-voltage (I-V) characteristics were measured before and after constant voltage stress. At the interface between HfO₂ and Si, Hf-Si-O bonds were observed, instead of Si-O bond. And HfO₂/Hf/Si structure prevented charge generation and trapping before and after constant voltage stress. So finally, the generation of oxide trap charge density in HfO₂ film was reduced effectively by using Hf metal layer.
HfO₂ has attracted much attention for being the material to replace the SiO₂ gate oxide, due to its high dielectric constant and compatibility with CMOS process. But HfO₂ has caused serious problems, such as formation of low-dielectric material and charge generation/trapping. In this paper, HfO₂/Hf stacked film has been applied as the gate dielectric to overcome these problems. Thin films of HfO₂/Hf were deposited on p-type wafer by Atomic Layer Deposition (ALD). Then Pt top electrode MOS capacitors have been fabricated on Si substrates. The composition rate of the dielectric material and the interface were analyzed using XPS (X-ray Photoelectron Spectroscopy). Also the capacitance-voltage (C-V) and current-voltage (I-V) characteristics were measured before and after constant voltage stress. At the interface between HfO₂ and Si, Hf-Si-O bonds were observed, instead of Si-O bond. And HfO₂/Hf/Si structure prevented charge generation and trapping before and after constant voltage stress. So finally, the generation of oxide trap charge density in HfO₂ film was reduced effectively by using Hf metal layer.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.