본 논문에서는 역률 보정기능을 갖는 부스트 형 SMPS(Switched Mode Power Supply)인 PFC(Power Factor Corrector)의 제어회로에 대하여 연구하였다. PFC 제어회로를 구성하는 기본 블록인 기준전압발생기, 멀티플라이어, 오차증폭기, ...
본 논문에서는 역률 보정기능을 갖는 부스트 형 SMPS(Switched Mode Power Supply)인 PFC(Power Factor Corrector)의 제어회로에 대하여 연구하였다. PFC 제어회로를 구성하는 기본 블록인 기준전압발생기, 멀티플라이어, 오차증폭기, 비교기, 스위칭 트랜지스터 구동회로뿐 아니라, 부가적으로 필요한 스타터 회로, 과전압 방지회로, 과전류 방지회로를 설계하여 적용함으로써 상용 제품에 필요한 모든 기능을 포함하도록 설계 하였다. 제품의 가격 경쟁력 향상을 위해서는 IC의 크기가 작아야 한다. 전체 IC 중에서 기준전압발생회로의 크기가 가장 컸으며, 이를 줄이기 위해 전류-저항 최적화 기법을 사용하였다. 상용 파운드리 회사에서 제공하고 있는 0.35 um 1P3M Power CMOS 라이브러리를 사용하여 회로를 설계하고 레이아웃하였으며 최종적으로 완성된 PFC 제어회로의 크기는 420 um x 320 um 이다.
본 논문에서는 역률 보정기능을 갖는 부스트 형 SMPS(Switched Mode Power Supply)인 PFC(Power Factor Corrector)의 제어회로에 대하여 연구하였다. PFC 제어회로를 구성하는 기본 블록인 기준전압발생기, 멀티플라이어, 오차증폭기, 비교기, 스위칭 트랜지스터 구동회로뿐 아니라, 부가적으로 필요한 스타터 회로, 과전압 방지회로, 과전류 방지회로를 설계하여 적용함으로써 상용 제품에 필요한 모든 기능을 포함하도록 설계 하였다. 제품의 가격 경쟁력 향상을 위해서는 IC의 크기가 작아야 한다. 전체 IC 중에서 기준전압발생회로의 크기가 가장 컸으며, 이를 줄이기 위해 전류-저항 최적화 기법을 사용하였다. 상용 파운드리 회사에서 제공하고 있는 0.35 um 1P3M Power CMOS 라이브러리를 사용하여 회로를 설계하고 레이아웃하였으며 최종적으로 완성된 PFC 제어회로의 크기는 420 um x 320 um 이다.
In this paper, a control circuit for PFC(Power Factor Corrector) that is a kind of the SMPS(Switched Mode Power Supply) designed to enhance the power factor has been studied. Basic circuit blocks such as the reference voltage generator, the multiplier, the error amplifier, the comparator, and the sw...
In this paper, a control circuit for PFC(Power Factor Corrector) that is a kind of the SMPS(Switched Mode Power Supply) designed to enhance the power factor has been studied. Basic circuit blocks such as the reference voltage generator, the multiplier, the error amplifier, the comparator, and the switch driver have been designed. In order to complete the whole circuit for commercial use, additional circuit blocks such as the starter, the over-voltage-protector, and the over-current-protector circuits also have been designed and applied. In order to reduce the production cost, the chip size should be reduced as small as possible. It has been turned out that the reference voltage generator has great portion of the chip area. The current-resister compromising technique that is propose in this study was use to reduce the chip area of the reference voltage generator. The design kit use in the study is provided from the commercial foundry of 0.35 um 1P3M Power CMOS process. The final layout size of the chip is 420 um x 320 um.
In this paper, a control circuit for PFC(Power Factor Corrector) that is a kind of the SMPS(Switched Mode Power Supply) designed to enhance the power factor has been studied. Basic circuit blocks such as the reference voltage generator, the multiplier, the error amplifier, the comparator, and the switch driver have been designed. In order to complete the whole circuit for commercial use, additional circuit blocks such as the starter, the over-voltage-protector, and the over-current-protector circuits also have been designed and applied. In order to reduce the production cost, the chip size should be reduced as small as possible. It has been turned out that the reference voltage generator has great portion of the chip area. The current-resister compromising technique that is propose in this study was use to reduce the chip area of the reference voltage generator. The design kit use in the study is provided from the commercial foundry of 0.35 um 1P3M Power CMOS process. The final layout size of the chip is 420 um x 320 um.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.