초록 ▼

용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

집적회로 기술의 발달은 Battery Management System 분야의 새로운 응용분야를 만들어 냈다. 배터리 전력 관리 시스템의 응용에서 ADC는 가장 중요한 역할을 하고 있고 대용량 배터리 또는 다량의 셀 묶음의 전압, 온도, 전류 값의 변화를 정확하게 측정하는 Gauge AFE (Analog Front end)블락의 한 부분을 구현한다. 여러 종류의 ADC 중에서 Gauge AFE 시스템에 가장 적합한 특성인 구현이 간단하고 저전력 설계 와 고해상도 구현이 가능하며 공정변화에 민감하지 않은 ΣΔ (...

집적회로 기술의 발달은 Battery Management System 분야의 새로운 응용분야를 만들어 냈다. 배터리 전력 관리 시스템의 응용에서 ADC는 가장 중요한 역할을 하고 있고 대용량 배터리 또는 다량의 셀 묶음의 전압, 온도, 전류 값의 변화를 정확하게 측정하는 Gauge AFE (Analog Front end)블락의 한 부분을 구현한다. 여러 종류의 ADC 중에서 Gauge AFE 시스템에 가장 적합한 특성인 구현이 간단하고 저전력 설계 와 고해상도 구현이 가능하며 공정변화에 민감하지 않은 ΣΔ (Sigma Delta) ADC의 연구가 활발하게 진행되고 있다. 본 논문에서는 배터리 관리 시스템 응용분야, 특히 Gauge AFE 응용에 사용될 수 있는 고해상도 저전력 ADC 구현을 위한 ADC를 설계하였다. 배터리 관리 시스템응용에 적합한 사양인 5120Hz의 샘플링 주파수와 16-bit의 고해상도와 저전력 회로를 구현하기 위해서 2차의 1-bit의 간단한 구조를 선택하였다. 또한 Modulator 뒷 단에 붙는 디지털 필터를 설계하여 Modulator 설계뿐만 아니라 실제로 16bit 출력을 내보내는ADC를 설계 완료 하였다. 유효한 샘플링 주파수를 256배 늘림으로 해서 OSR을 높을 수 있었고, OSR을 높임으로 해서 원하는 해상도를 얻을 수 있었다. 2차의 Sigma Delta ADC를 구현하기 위해서 스위치-커패시터방식의 적분기를 사용하였다. 설계된 모듈레이터는 Tower Jazz 0.35um 표준CMOS 공정을 이용하여 설계, 레이아웃 되었고 칩이 나와서 현재 측정 완료 하였고 측정 결과는 Modulator 통과 후 79dB SNDR 성능을 얻을 수 있었다. 디지털 필터는 외부 Xilinx Spartan 3E Board 로 구현을 완료 하였고 1-bit 의 Modulator 출력을 받아서 16bit 출력을 얻는 동작까지 검증완료 하였다.

Abstract ▼ AI-Helper

In this paper, a sigma-delta ADC that is suitable for mobile battery gauge analog front end system has been designed. Various hardware implementation issues such as hardware complexity, low power dissipation, and tolerance with respect to technology process variations are discussed. The ADC is appli...

In this paper, a sigma-delta ADC that is suitable for mobile battery gauge analog front end system has been designed. Various hardware implementation issues such as hardware complexity, low power dissipation, and tolerance with respect to technology process variations are discussed. The ADC is applied to the battery management system where the modulator is processed at the frequency of 5120 Hz with a resolution of 16 bits in order to achieve the sampling rate of 1 sample/sec. The modulator mainly consists of the 2nd-order sigma-delta structure with a single-bit quantizer in order to achieve critical low-power performance. The oversampling ratio of the modulator is 256. It is fabricated in a 0.35-um standard CMOS technology and measured SNDR is shown to be 79dB. The modulator is followed by the digital filter that is implemented with an external SPARTAN 3E board in terms of FPGA. The output word of 16 bits can be achieved for a single-bit modulator output

주제어