초록 ▼

용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

본 논문은 CMOS 기반 뉴런 칩의 센서 신호처리를 위하여 BPF를 적용한 LNA설계에 관한 고려요소들을 다루었다. 기존의 회로의 뉴런 센서 및 신호처리 회로에서 발생하게 되는 잡음 및 외부 영향에 민감한 단점을 극복하고 뉴런센서의 출력에서 발생되는 DC offset과 출력 임피던스 문제점을 해결하기 위해 coupling capacitor를 사용하였으며, input referred noise는 BPF의 기본 amplifier의 입력 transistor의 면적을 크게 하여 ...

본 논문은 CMOS 기반 뉴런 칩의 센서 신호처리를 위하여 BPF를 적용한 LNA설계에 관한 고려요소들을 다루었다. 기존의 회로의 뉴런 센서 및 신호처리 회로에서 발생하게 되는 잡음 및 외부 영향에 민감한 단점을 극복하고 뉴런센서의 출력에서 발생되는 DC offset과 출력 임피던스 문제점을 해결하기 위해 coupling capacitor를 사용하였으며, input referred noise는 BPF의 기본 amplifier의 입력 transistor의 면적을 크게 하여 최적화 하였다. 각 BPF는 이득은 28dB, 대역은 100Hz~10kHz으로 동작하도록 설계하였으며, 하나의 입력에 대해 공통 DC offset voltage를 중심으로 phase가 서로 180도 차이 나는 한 쌍의differential 출력을 만드는 Single input to differential output amplifier는 이득을 0dB로 설계되었다. LNA에 마지막 단인 buffer는 SAR-ADC의 입력인 CDAC(약 5pF)을 원활히 driving할 수 있도록 설계하였다. 결과 측정 시, 추가적으로 테스트보드에 60Hz 잡음을 제거 하기 위해 Gold Plate를 2차 테스트 과정에서 제거를 하여 더 낮은 잡음 레벨을 얻을 수 있었다. LNA 측정 결과 VDD 3.3V에 20uA가 흘러 66uW에 파워를 소비하는 칩을 설계하였다. 이 칩은 0.13um CMOS process으로 만들어 졌으며, 총 칩의 사이즈는 0.66 이다.

Abstract ▼ AI-Helper

This thesis deals with critical factors for designing LNA which includes Band Pass Filter in order to process signal emitted by neuron sensor. Developed circuit overcomes disadvantage in noise made by processing signal of neuron sensor and uses coupling capacitor so as to solve problems in dc offset...

This thesis deals with critical factors for designing LNA which includes Band Pass Filter in order to process signal emitted by neuron sensor. Developed circuit overcomes disadvantage in noise made by processing signal of neuron sensor and uses coupling capacitor so as to solve problems in dc offset and output impedance. Input referred noise of developed circuit is optimized by making input transistor size of amplifier large. Each gain of BPF is 28dB and bandwidth of that is from 100Hz to 10kHz. Single input to differential output amplifier which has a function to make one input two differential output is designed with 0dB. Buffer where this is final stage in LNA is an important factor to easily drive CDAC (5pF) of SAR-ADC. In order to remove 60Hz noise broken out from home appliances, during 2nd test period, gold plate on 1st test board is eliminated. As a result, 2nd test board obtains lower base noise level than previous one. Measured LNA consume about 66uW with 3.3 supply voltage. This chip is fabricated in a standard 0.13um CMOS process. Die size is 0.66 .