본 연구에서는 먼저 멀티레벨 컨버터토폴로지의 전반적인 개요를 조망하고 3-레벨 T-형 컨버터와 NPCPWM인버터에서 전력손실의 주요 요인인 도통 및 ...
본 연구에서는 먼저 멀티레벨 컨버터토폴로지의 전반적인 개요를 조망하고 3-레벨 T-형 컨버터와 NPCPWM인버터에서 전력손실의 주요 요인인 도통 및 스위칭 손실을 평가함으로써 멀티레벨 컨버터의 효율을 분석하였다. 변조지수(MI), 역률(PF), 스위칭 주파수 등의 파라미터 변화에 대해 여러 동작점에서 T-형 및 NPC 인버터의 전력손실을 계산, 분석하였고 이를 위해 4종류 반도체 소자의 모델들이 사용되었다. 높은 레벨 수에서의 NPC 인버터의 전력손실을 알아 내기 위해 어떤 수의 레벨에서도 적용될 수 있는 일반화된 멀티레벨 NPC 인버터의 전력손실 분석 알고리즘을 제안하였다. 3-레벨 보다 높은 레벨의 인버터의 경우, 기존의 방법으로 반도체 소자의 손실을 분석하기가 어렵다. MI에 따라 달라지는 도통 소자들의 특성을 알아 내기 위해서 추가적으로 MI의 변동 폭에 대해서도 반드시 고려되어야 한다.
AC 모터 드라이브 분야에서 광범위하게 사용되는 AC/DC/AC PWM 컨버터 토폴로지의 경우, DC-링크 커패시터는 부피가 크고 무거우며, 신뢰성이 낮아 컨버터 수명에 영향을 끼치는 중요한 요소이다. T-형 3-레벨 백-투-백 컨버터에서 직류 링크 커패시터 최소화를 위한 보편적인 제어 알고리즘이 제안되어 왔다. 이를 위해 커패시터를 흐르는 충·방전 전류가 최소화 되어야 하고, 이는 AC/DC 컨버터의 전력 평형을 활용하여 달성될 수 있다. 따라서, 직류링크의 전압 변동이 감소되고 이는 커패시터의 사이즈를 줄일 수 있게 한다. 이 기법을 통해 전해 커패시터는 더 높은 전력 밀도와 더 긴 수명을 가지며 신뢰성이 높은 필름 커패시터로 대체될 수 있다.
PWM 컨버터의 여러 장점에도 불구하고 계통 전류에서 고조파리플 성분을 저감시켜야 하는 문제가 있다. 스위칭 주파수 범위(2-15kHz)의 고조파 전류를 감소시키기 위해서는 비교적 큰 값의 입력 인덕턴스가 필요한데, 인덕터의 사이즈가 증가하게 되면 시스템의 동적 특성을 저하시키고 또한 높은 전력 범위에서는 인덕터 비용까지 높아지게 되는 단점들로 인해 LLCL 필터 토폴로지가 제안되었다. LLCL 필터는 종래의 LCL 필터 구조에서 커패시터에 직렬로 작은 인덕터가 추가되는 구성을 갖는데, LLCL필터 또한 공진 현상이 존재하므로 이는 반드시 해결되어야 할 문제이다. 이를 위해 LLCL 필터가 접속된 계통 연계형 3-레벨 T-형 PWM 컨버터 시스템에서 공진 현상을 억제하기 위해 PR(비례-공진) 제어기 기반의 능동 댐핑 제어 기법과 가상 저항을 이용한 능동 댐핑 제어 기법이 제안되었다.
Matlab시뮬레이션을 통하여 3-레벨 및 5-레벨 NPC 인버터의 전력손실에 대한 연구의 타당성을 보이고, 또한 실험으로도 3-레벨 NPC 인버터의 경우 그 타당성을 입증하였다. 3-레벨보다 높은 레벨 수를 가지는 인버터에서는 MI의 변동 폭에 대해서도 고려할 필요가 있는데, 5-레벨 인버터의 경우 변조 폭이 바뀌게 되는 0.5의 변조지수(MI)에서 도통 및 스위칭 전력손실의 점프가 발생한다. 제안한 DC-링크 커패시터 최소화를 위한 기법의 유효성을 입증하기 위해 50µF 필름 커패시터를 이용한 3-kW 컨버터 시스템에서 폭넓은 부하 및 속도 구간에서 PSIM 시뮬레이션 및 실험을 수행하였고 DC-링크 전압의 제어 또한 허용 범위 이내로 효과적으로 수행됨을 입증하였다. 더하여, T-형 3-레벨 PWM 컨버터에서 PR 제어기 및 가상저항을 이용한 능동 댐핑 제어 기법들을 이용하여 LLCL 필터의 공진 억제를 분석하였다. 여기서 LLCL 필터는 기존의 LCL 필터와 비교할 때 고조파 관련 IEEE 규정을 충분히 만족하면서 계통측 인덕터 사이즈를 상당히 저감할 수가 있는데, 본 연구에서는 시뮬레이션 상으로는 0.8mH에서 0.35mH로, 실험 시에는 1mH에서 0.4mH로 같은 조건의 LCL필터보다 60% 저감하였다.
본 연구에서는 먼저 멀티레벨 컨버터 토폴로지의 전반적인 개요를 조망하고 3-레벨 T-형 컨버터와 NPC PWM 인버터에서 전력손실의 주요 요인인 도통 및 스위칭 손실을 평가함으로써 멀티레벨 컨버터의 효율을 분석하였다. 변조지수(MI), 역률(PF), 스위칭 주파수 등의 파라미터 변화에 대해 여러 동작점에서 T-형 및 NPC 인버터의 전력손실을 계산, 분석하였고 이를 위해 4종류 반도체 소자의 모델들이 사용되었다. 높은 레벨 수에서의 NPC 인버터의 전력손실을 알아 내기 위해 어떤 수의 레벨에서도 적용될 수 있는 일반화된 멀티레벨 NPC 인버터의 전력손실 분석 알고리즘을 제안하였다. 3-레벨 보다 높은 레벨의 인버터의 경우, 기존의 방법으로 반도체 소자의 손실을 분석하기가 어렵다. MI에 따라 달라지는 도통 소자들의 특성을 알아 내기 위해서 추가적으로 MI의 변동 폭에 대해서도 반드시 고려되어야 한다.
AC 모터 드라이브 분야에서 광범위하게 사용되는 AC/DC/AC PWM 컨버터 토폴로지의 경우, DC-링크 커패시터는 부피가 크고 무거우며, 신뢰성이 낮아 컨버터 수명에 영향을 끼치는 중요한 요소이다. T-형 3-레벨 백-투-백 컨버터에서 직류 링크 커패시터 최소화를 위한 보편적인 제어 알고리즘이 제안되어 왔다. 이를 위해 커패시터를 흐르는 충·방전 전류가 최소화 되어야 하고, 이는 AC/DC 컨버터의 전력 평형을 활용하여 달성될 수 있다. 따라서, 직류링크의 전압 변동이 감소되고 이는 커패시터의 사이즈를 줄일 수 있게 한다. 이 기법을 통해 전해 커패시터는 더 높은 전력 밀도와 더 긴 수명을 가지며 신뢰성이 높은 필름 커패시터로 대체될 수 있다.
PWM 컨버터의 여러 장점에도 불구하고 계통 전류에서 고조파 리플 성분을 저감시켜야 하는 문제가 있다. 스위칭 주파수 범위(2-15kHz)의 고조파 전류를 감소시키기 위해서는 비교적 큰 값의 입력 인덕턴스가 필요한데, 인덕터의 사이즈가 증가하게 되면 시스템의 동적 특성을 저하시키고 또한 높은 전력 범위에서는 인덕터 비용까지 높아지게 되는 단점들로 인해 LLCL 필터 토폴로지가 제안되었다. LLCL 필터는 종래의 LCL 필터 구조에서 커패시터에 직렬로 작은 인덕터가 추가되는 구성을 갖는데, LLCL필터 또한 공진 현상이 존재하므로 이는 반드시 해결되어야 할 문제이다. 이를 위해 LLCL 필터가 접속된 계통 연계형 3-레벨 T-형 PWM 컨버터 시스템에서 공진 현상을 억제하기 위해 PR(비례-공진) 제어기 기반의 능동 댐핑 제어 기법과 가상 저항을 이용한 능동 댐핑 제어 기법이 제안되었다.
Matlab 시뮬레이션을 통하여 3-레벨 및 5-레벨 NPC 인버터의 전력손실에 대한 연구의 타당성을 보이고, 또한 실험으로도 3-레벨 NPC 인버터의 경우 그 타당성을 입증하였다. 3-레벨보다 높은 레벨 수를 가지는 인버터에서는 MI의 변동 폭에 대해서도 고려할 필요가 있는데, 5-레벨 인버터의 경우 변조 폭이 바뀌게 되는 0.5의 변조지수(MI)에서 도통 및 스위칭 전력손실의 점프가 발생한다. 제안한 DC-링크 커패시터 최소화를 위한 기법의 유효성을 입증하기 위해 50µF 필름 커패시터를 이용한 3-kW 컨버터 시스템에서 폭넓은 부하 및 속도 구간에서 PSIM 시뮬레이션 및 실험을 수행하였고 DC-링크 전압의 제어 또한 허용 범위 이내로 효과적으로 수행됨을 입증하였다. 더하여, T-형 3-레벨 PWM 컨버터에서 PR 제어기 및 가상저항을 이용한 능동 댐핑 제어 기법들을 이용하여 LLCL 필터의 공진 억제를 분석하였다. 여기서 LLCL 필터는 기존의 LCL 필터와 비교할 때 고조파 관련 IEEE 규정을 충분히 만족하면서 계통측 인덕터 사이즈를 상당히 저감할 수가 있는데, 본 연구에서는 시뮬레이션 상으로는 0.8mH에서 0.35mH로, 실험 시에는 1mH에서 0.4mH로 같은 조건의 LCL필터보다 60% 저감하였다.
In this research the brief overview of multilevel converter topologies is presented and the efficiency of multilevel converters is checked by a comparative analysis of power losses for the three-level T-type and neutral-point clamped (NPC) PWM inverters in which the conduction and switching losses o...
In this research the brief overview of multilevel converter topologies is presented and the efficiency of multilevel converters is checked by a comparative analysis of power losses for the three-level T-type and neutral-point clamped (NPC) PWM inverters in which the conduction and switching losses of semiconductor devices of the inverters are taken into account. Power losses for the T-type and NPC inverters are analyzed and calculated at the different operating points of MI, PF and the switching frequency, in which the four different models of semiconductor devices are adopted. Then a generalized power loss algorithm for multilevel NPC PWM inverters is proposed to find the power losses in higher levels of NPC inverters, which is applicable to any level number of multilevel inverters. In the case of higher level of inverters than the three-level, the loss of semiconductor devices cannot be analyzed by conventional methods. The modulation depth should be considered in addition, to find the different conducting devices depending on the MI.
In the case of AC/DC/AC PWM converter topology which is widely used in the field of AC motor drives, the DC-link capacitor is the most critical component in determining the life time of the converter which is large, heavy and unreliable. A novel control algorithm that minimizes the DC-link capacitance in the T-type three-level back-to-back converter is proposed. For this, the charging and discharging currents through the capacitor should be minimized, which can be achieved by utilizing the power balance of the AC/DC converter. Then, the voltage variation in the DC-link is also decreased, which makes a significant reduction in the size of DC-link capacitors. With this scheme, the electrolytic capacitors can be replaced by film capacitors which are of higher power density, longer life time and higher reliability.
Beside the advantages of PWM converters, there is an issue to mitigate the PWM harmonic ripples in the grid current. To reduce the current harmonics around the switching frequency (2-15 kHz), a relatively large value of input inductance is needed. Due to the disadvantages in terms of inductor size, which can deteriorate the system dynamics and also the cost of inductors which can be a point in the case of high range, the LLCL filters topology is presented. The LLCL filters structure consists of connecting a small inductor in series with the capacitor in the conventional LCL filters, which can attenuate the switching-frequency-related current ripples more effectively than the LCL filters, resulting in a significant reduction in the grid-side inductor size. However, the resonance phenomenon is still an issue to solve in this filter. The active damping control scheme of LLCL filters based on the PR (proportional-resonant) regulator and virtual resistor methods are proposed to suppress the filter resonance for the grid-connected three-level T-type PWM converter systems.
The validity of the power loss analysis has been verified by the Matlab simulation for the three-and five-level NPC inverters and experiment for three-level NPC inverter. The modulation depth needs to be considered for higher level than three-level inverters. In the five-level inverter, the jumps of the conduction and switching power losses occur at MI=0.5 where the modulation depth changes. The PSIM simulation and experimental results have been shown to verify the effectiveness of the proposed strategy for DC-link capacitor minimization where a 3-kW converter system with a 50µF film capacitor operated in a wide range of speed and load and the DC-link voltage is effectively regulated within allowable ranges. The resonance suppression of LLCL filters in T-type three-level PWM converter has been investigated by PR and virtual resistor active damping methods. In the LLCL filters, the grid-side inductor has been reduced by 60% compared with the LCL filters from 0.8 mH to 0.35 mH in the simulation and from 1 mH to 0.4 mH in the experiment with which the THD and dominant harmonic component of the grid current have met the IEEE standard.
In this research the brief overview of multilevel converter topologies is presented and the efficiency of multilevel converters is checked by a comparative analysis of power losses for the three-level T-type and neutral-point clamped (NPC) PWM inverters in which the conduction and switching losses of semiconductor devices of the inverters are taken into account. Power losses for the T-type and NPC inverters are analyzed and calculated at the different operating points of MI, PF and the switching frequency, in which the four different models of semiconductor devices are adopted. Then a generalized power loss algorithm for multilevel NPC PWM inverters is proposed to find the power losses in higher levels of NPC inverters, which is applicable to any level number of multilevel inverters. In the case of higher level of inverters than the three-level, the loss of semiconductor devices cannot be analyzed by conventional methods. The modulation depth should be considered in addition, to find the different conducting devices depending on the MI.
In the case of AC/DC/AC PWM converter topology which is widely used in the field of AC motor drives, the DC-link capacitor is the most critical component in determining the life time of the converter which is large, heavy and unreliable. A novel control algorithm that minimizes the DC-link capacitance in the T-type three-level back-to-back converter is proposed. For this, the charging and discharging currents through the capacitor should be minimized, which can be achieved by utilizing the power balance of the AC/DC converter. Then, the voltage variation in the DC-link is also decreased, which makes a significant reduction in the size of DC-link capacitors. With this scheme, the electrolytic capacitors can be replaced by film capacitors which are of higher power density, longer life time and higher reliability.
Beside the advantages of PWM converters, there is an issue to mitigate the PWM harmonic ripples in the grid current. To reduce the current harmonics around the switching frequency (2-15 kHz), a relatively large value of input inductance is needed. Due to the disadvantages in terms of inductor size, which can deteriorate the system dynamics and also the cost of inductors which can be a point in the case of high range, the LLCL filters topology is presented. The LLCL filters structure consists of connecting a small inductor in series with the capacitor in the conventional LCL filters, which can attenuate the switching-frequency-related current ripples more effectively than the LCL filters, resulting in a significant reduction in the grid-side inductor size. However, the resonance phenomenon is still an issue to solve in this filter. The active damping control scheme of LLCL filters based on the PR (proportional-resonant) regulator and virtual resistor methods are proposed to suppress the filter resonance for the grid-connected three-level T-type PWM converter systems.
The validity of the power loss analysis has been verified by the Matlab simulation for the three-and five-level NPC inverters and experiment for three-level NPC inverter. The modulation depth needs to be considered for higher level than three-level inverters. In the five-level inverter, the jumps of the conduction and switching power losses occur at MI=0.5 where the modulation depth changes. The PSIM simulation and experimental results have been shown to verify the effectiveness of the proposed strategy for DC-link capacitor minimization where a 3-kW converter system with a 50µF film capacitor operated in a wide range of speed and load and the DC-link voltage is effectively regulated within allowable ranges. The resonance suppression of LLCL filters in T-type three-level PWM converter has been investigated by PR and virtual resistor active damping methods. In the LLCL filters, the grid-side inductor has been reduced by 60% compared with the LCL filters from 0.8 mH to 0.35 mH in the simulation and from 1 mH to 0.4 mH in the experiment with which the THD and dominant harmonic component of the grid current have met the IEEE standard.
주제어
#T-Type Three-Level Converters
학위논문 정보
저자
알레미파얌
학위수여기관
Yeungnam university
학위구분
국내박사
학과
전기공학 Control and Electric Machinery · Power Conversion Major
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.