전하 저장 메모리는 간단한 구조와 CMOS공정과의 우수한 호환성 때문에 기존 NAND플래시 메모리의 대안으로 많은 주목을 받고 있다. 또한, 3차원 적층 NAND 플래시 메모리가 차세대 플래시 메모리로서 제안됨에 따라, 기존의 플로팅 게이트 구조 형식 대신 전하 저장 형식 구조가 선호 되고 있다. 그러나, 전하 저장 메모리도 동작 속도 및 데이터 보전 특성과 같은 문제점이 여전히 존재한다. 소자의 특성을 향상시키기 위해서, 높은 ...
전하 저장 메모리는 간단한 구조와 CMOS공정과의 우수한 호환성 때문에 기존 NAND플래시 메모리의 대안으로 많은 주목을 받고 있다. 또한, 3차원 적층 NAND 플래시 메모리가 차세대 플래시 메모리로서 제안됨에 따라, 기존의 플로팅 게이트 구조 형식 대신 전하 저장 형식 구조가 선호 되고 있다. 그러나, 전하 저장 메모리도 동작 속도 및 데이터 보전 특성과 같은 문제점이 여전히 존재한다. 소자의 특성을 향상시키기 위해서, 높은 일함수를 갖는 금속 게이트, 고유전율 블로킹 산화막과 같은 게이트 스택의 구조 기술들이 제안되었다. 본 논문에서는 고유전율 절연막을 기반으로 한 터널 배리어 엔지니어링과 고유전율 절연막 층으로 구성된 블로킹 산화막과 같은 새로운 게이트 스택의 구조 기술들이 제시된다. 첫째로, 쓰기/지우기 속도를 향상 시키기 위해low-k/high-k 층으로 구성된 밴드 엔지니어링 터널 산화막 층에 대한 연구를 하였다. 원자층 증착 방식으로 증착된 다양한 조성의Hf-aluminate 박막의 물성에 대한 연구를 진행하였다. SiO2/Hf-aluminate 적층 터널 배리어를 갖는 전하 저장 메모리 소자를 제작하고 분석하였다. Hf-aluminate 박막 조성의 조절로 박막의 밴드 갭과 밴드 오프셋 변화를 조절하였다. 추가로, 높은 전계에서 SiO2/Hf-aluminate 터널 배리어 스택의 터널링 효율이 SiO2 단일 터널 배리어보다 높은 터널링 효율을 갖는 것을 확인하였다. SiO2/Hf-aluminate 터널 배리어 전하 저장 메모리 소자는 향상된 쓰기/지우기 속도를 나타내었다. 특히, SiO2/Al-rich Hf-aluminate 터널 배리어는 더욱 긴 전하 보존 시간과 우수한 내구성을 나타내었다. 이와는 달리 SiO2/Hf-rich Hf-aluminate 터널 배리어 소자는 결정화로 인해 전하 보잔 특성이 열화 되었다. 전하 보존 문제를 해결하기 위해 lok-k/high-k 스택에서의 high-k 물질로 Hf-silicate를 사용하였다. 전하 저장 메모리 소자는 수직으로 적층된 메모리 구조와의 적합성을 위하여 n+-poly-Si으로 형성된 얇은 channel과 S/D으로 구성된 junctionless (JL) 구조로 형성하였다. JL 구조의 전하 저장 메모리에 Al2O3/Hf-silicate 터널 배리어를 적용하였으며, Al2O3/Hf-silicate 터널 배리어, HfO2 저장 막, Al2O3 블로킹 산화막을 원자층 증착법을 통하여 증착하였다. 제작된 소자는 9.43 V의 큰 메모리 윈도우와 높은 동작 속도를 보였다. 또한, 충분한 데이터 보존 시간과 내구성 특성을 보였다. 따라서, JL 밴드 엔지니어링 전하 저장 소자는 고집적 3차원 적층 소자에 적합한 구조로 기대 되어진다. Hf 기반의 고유전율 박막보다 더욱 큰 유전율을 갖는 박막으로 Ti-silicate를 터널 산화막에 적용하였다. TiO2 : SiO2 = 1 : 5 비율로 증착한 Ti-silicate 박막은 950 oC 열처리 후에도 비정질 상태를 유지하는 것을 확인하였다. 밴드갭의 경우 SiO2의 조성에 상관없이 TiO2 의 밴드갭과 거의 유사한 값을 나타내었다. 이러한 낮은 밴드갭으로 인하여 터널 산화막을 통한 누설전류가 커 소자의 특성이 열화 되었다. 두 번째로, 두께의 감소없이 전하 저장 메모리의 성능을 향상시키기 위해 Hf-aluminate 박막을 SiO2/high-k 적층 블로킹 산화막에 적용하였다. 프로그램 동작전에 채널로부터의 홀 주입 효과가 전하 저장 메모리에 미치는 영향에 대해 연구하였다. 효과적인 홀 주입을 위해 SiO2/Hf-aluminate 적층 블로킹 산화막 구조를 사용하였다. 적층 블로킹 산화막을 사용한 전하 저장 메모리 소자는 SiO2 단일 블로킹 산화막을 사용한 경우보다 빠른 쓰기/지우기 속도를 나타내었다. 이러한 쓰기 속도의 증가는 전하 저장막으로 주입된 홀에 의한 전계 증가에 기인한 것이다. 뿐만 아니라 효과적은 홀 주입은 음의 방향으로의 메모리 윈도우를 증가시킨다.
전하 저장 메모리는 간단한 구조와 CMOS공정과의 우수한 호환성 때문에 기존 NAND플래시 메모리의 대안으로 많은 주목을 받고 있다. 또한, 3차원 적층 NAND 플래시 메모리가 차세대 플래시 메모리로서 제안됨에 따라, 기존의 플로팅 게이트 구조 형식 대신 전하 저장 형식 구조가 선호 되고 있다. 그러나, 전하 저장 메모리도 동작 속도 및 데이터 보전 특성과 같은 문제점이 여전히 존재한다. 소자의 특성을 향상시키기 위해서, 높은 일함수를 갖는 금속 게이트, 고유전율 블로킹 산화막과 같은 게이트 스택의 구조 기술들이 제안되었다. 본 논문에서는 고유전율 절연막을 기반으로 한 터널 배리어 엔지니어링과 고유전율 절연막 층으로 구성된 블로킹 산화막과 같은 새로운 게이트 스택의 구조 기술들이 제시된다. 첫째로, 쓰기/지우기 속도를 향상 시키기 위해low-k/high-k 층으로 구성된 밴드 엔지니어링 터널 산화막 층에 대한 연구를 하였다. 원자층 증착 방식으로 증착된 다양한 조성의Hf-aluminate 박막의 물성에 대한 연구를 진행하였다. SiO2/Hf-aluminate 적층 터널 배리어를 갖는 전하 저장 메모리 소자를 제작하고 분석하였다. Hf-aluminate 박막 조성의 조절로 박막의 밴드 갭과 밴드 오프셋 변화를 조절하였다. 추가로, 높은 전계에서 SiO2/Hf-aluminate 터널 배리어 스택의 터널링 효율이 SiO2 단일 터널 배리어보다 높은 터널링 효율을 갖는 것을 확인하였다. SiO2/Hf-aluminate 터널 배리어 전하 저장 메모리 소자는 향상된 쓰기/지우기 속도를 나타내었다. 특히, SiO2/Al-rich Hf-aluminate 터널 배리어는 더욱 긴 전하 보존 시간과 우수한 내구성을 나타내었다. 이와는 달리 SiO2/Hf-rich Hf-aluminate 터널 배리어 소자는 결정화로 인해 전하 보잔 특성이 열화 되었다. 전하 보존 문제를 해결하기 위해 lok-k/high-k 스택에서의 high-k 물질로 Hf-silicate를 사용하였다. 전하 저장 메모리 소자는 수직으로 적층된 메모리 구조와의 적합성을 위하여 n+-poly-Si으로 형성된 얇은 channel과 S/D으로 구성된 junctionless (JL) 구조로 형성하였다. JL 구조의 전하 저장 메모리에 Al2O3/Hf-silicate 터널 배리어를 적용하였으며, Al2O3/Hf-silicate 터널 배리어, HfO2 저장 막, Al2O3 블로킹 산화막을 원자층 증착법을 통하여 증착하였다. 제작된 소자는 9.43 V의 큰 메모리 윈도우와 높은 동작 속도를 보였다. 또한, 충분한 데이터 보존 시간과 내구성 특성을 보였다. 따라서, JL 밴드 엔지니어링 전하 저장 소자는 고집적 3차원 적층 소자에 적합한 구조로 기대 되어진다. Hf 기반의 고유전율 박막보다 더욱 큰 유전율을 갖는 박막으로 Ti-silicate를 터널 산화막에 적용하였다. TiO2 : SiO2 = 1 : 5 비율로 증착한 Ti-silicate 박막은 950 oC 열처리 후에도 비정질 상태를 유지하는 것을 확인하였다. 밴드갭의 경우 SiO2의 조성에 상관없이 TiO2 의 밴드갭과 거의 유사한 값을 나타내었다. 이러한 낮은 밴드갭으로 인하여 터널 산화막을 통한 누설전류가 커 소자의 특성이 열화 되었다. 두 번째로, 두께의 감소없이 전하 저장 메모리의 성능을 향상시키기 위해 Hf-aluminate 박막을 SiO2/high-k 적층 블로킹 산화막에 적용하였다. 프로그램 동작전에 채널로부터의 홀 주입 효과가 전하 저장 메모리에 미치는 영향에 대해 연구하였다. 효과적인 홀 주입을 위해 SiO2/Hf-aluminate 적층 블로킹 산화막 구조를 사용하였다. 적층 블로킹 산화막을 사용한 전하 저장 메모리 소자는 SiO2 단일 블로킹 산화막을 사용한 경우보다 빠른 쓰기/지우기 속도를 나타내었다. 이러한 쓰기 속도의 증가는 전하 저장막으로 주입된 홀에 의한 전계 증가에 기인한 것이다. 뿐만 아니라 효과적은 홀 주입은 음의 방향으로의 메모리 윈도우를 증가시킨다.
Charge trapping memory has attracted considerable attention as an alternative of conventional NAND flash memory due to its simple structure and process compatibility with complementary metal-oxide-semiconductor industry. In addition, as the 3D-stacked NAND flash memories have been proposed for next-...
Charge trapping memory has attracted considerable attention as an alternative of conventional NAND flash memory due to its simple structure and process compatibility with complementary metal-oxide-semiconductor industry. In addition, as the 3D-stacked NAND flash memories have been proposed for next-generation flash memory, charge trapping type structures are preferred instead of current floating gate type structure. However, there are still some issues in charge trapping memory such as operation speed and data retention. In order to enhance the device performance, a number of gate stack engineering techniques have been proposed in the charge trapping device area such as introduction of metal gate with high-work function and high-k blocking oxide. In this thesis, a gate stack engineering based on the introduction of high-k dielectrics will be examined by means of tunnel barrier engineering and high-k blocking oxide stack. Firstly, we investigate the band-engineered (BE) tunnel oxide stacks consisting of low-k/high-k stack for enhancing the program/erase (P/E) speed. Physical properties of Hf-aluminate films with various compositions, deposited by atomic layer deposition, were investigated in terms of microstructure, band gap, and band offset with respect to Si. Charge trapping memory devices based on SiO2/Hf-aluminate stacks as tunnel barriers were also fabricated and characterized. Modulation of Hf-aluminate film composition produced controlled changes of the film’s band gap and band offset. Additionally, the tunneling efficiency of the SiO2/Hf-aluminate tunnel barrier stacks was observed to be higher than that for a single SiO2 tunnel barrier at high electric field. The BE charge trapping memory devices with SiO2/Hf-aluminate tunnel barriers showed improved program/erase speed compared with those with single SiO2 tunnel barrier. The SiO2/Al-rich Hf-aluminate tunnel barriers, in particular, showed a longer charge retention time with superior endurance characteristics; in contrast, the SiO2/Hf-rich Hf-aluminate tunnel barrier showed degraded charge retention because of leakage current through crystallized regions in the film. To overcome the charge retention problem, Hf-silicate films are considered as a high-k material in low-k/high-k stacked tunnel oxide. The charge trapping memory with junctionless (JL) structure, which is composed of an n+-poly-Si based ultra-thin channel and source/drain (S/D) with identical doping concentrations, is fabricated for compatibility with vertically integrated memory structures. The band engineered Al2O3/Hf-silicate tunnel barrier stack was applied to a JL-BE charge trapping memory device in order to enhance the field sensitivity. The Al2O3/Hf-silicate tunnel barrier, HfO2 charge trapping layer, and Al2O3 blocking layer were deposited by atomic layer deposition. The fabricated device exhibited a large memory window of 9.43 V, as well as high program/erase speed. Moreover, it also showed adequate retention times and endurance properties. Hence, the JL-BE charge trapping memory (which has a low process complexity) is expected to be an appropriate structure for 3D stacked ultra-high density memory applications. The application of Ti-silicate into the tunnel oxide stack was studied for beyond Hf based high-k dielectrics. It was observed that the band gap and band offset of (TiO2)x(SiO2)1-x can be controlled by adjustment in the composition of the (TiO2)x(SiO2)1-x films. Ti-silicate film with TiO2:SiO2 cycle ratio of 1:5 was maintained in an amorphous phase, even after annealing at 9500C. The tunneling current of the band-engineered SiO2/(TiO2)x(SiO2)1-x stacked tunnel barrier was larger than that of a single SiO2 barrier under a higher external bias, while the tunneling current of a SiO2/(TiO2)x(SiO2)1-x stacked tunnel barrier under the a lower external bias was smaller. Constant current stress tests showed that the voltage shift for SiO2/(TiO2)x(SiO2)1-x is slightly larger than that for single SiO2. The voltage shift means that charges are trapped in dielectrics during current stress and the trapped charges affect the reliability of memory device. The band gap of Ti-silicate is similar to the band gap of TiO2, irrespective of SiO2 content in Ti-silicate. This low barrier height produces the poor device performance due to large leakage current of tunnel oxide stack. Secondly, in order to performance improvement of charge trapping memory without thickness scaling, the Hf-aluminate films are adopted in the SiO2/high-k stacked blocking oxide. The effects of hole injection from channel prior to program operation on charge trapping memory with stacked blocking oxide were investigated. For efficient hole injection, a SiO2/(HfO2)X(Al2O3)1-X stacked blocking oxide structure was used. The charge trapping memory device with stacked blocking oxide shows faster program and erasing speed compared with single-layered SiO2 blocking oxide. The enhanced program speed is attributed to the enhanced electric field introduced by excess holes injected into SiN charge trapping layer. In addition, efficient hole injection from channel produced the widened memory window in negative direction.
Charge trapping memory has attracted considerable attention as an alternative of conventional NAND flash memory due to its simple structure and process compatibility with complementary metal-oxide-semiconductor industry. In addition, as the 3D-stacked NAND flash memories have been proposed for next-generation flash memory, charge trapping type structures are preferred instead of current floating gate type structure. However, there are still some issues in charge trapping memory such as operation speed and data retention. In order to enhance the device performance, a number of gate stack engineering techniques have been proposed in the charge trapping device area such as introduction of metal gate with high-work function and high-k blocking oxide. In this thesis, a gate stack engineering based on the introduction of high-k dielectrics will be examined by means of tunnel barrier engineering and high-k blocking oxide stack. Firstly, we investigate the band-engineered (BE) tunnel oxide stacks consisting of low-k/high-k stack for enhancing the program/erase (P/E) speed. Physical properties of Hf-aluminate films with various compositions, deposited by atomic layer deposition, were investigated in terms of microstructure, band gap, and band offset with respect to Si. Charge trapping memory devices based on SiO2/Hf-aluminate stacks as tunnel barriers were also fabricated and characterized. Modulation of Hf-aluminate film composition produced controlled changes of the film’s band gap and band offset. Additionally, the tunneling efficiency of the SiO2/Hf-aluminate tunnel barrier stacks was observed to be higher than that for a single SiO2 tunnel barrier at high electric field. The BE charge trapping memory devices with SiO2/Hf-aluminate tunnel barriers showed improved program/erase speed compared with those with single SiO2 tunnel barrier. The SiO2/Al-rich Hf-aluminate tunnel barriers, in particular, showed a longer charge retention time with superior endurance characteristics; in contrast, the SiO2/Hf-rich Hf-aluminate tunnel barrier showed degraded charge retention because of leakage current through crystallized regions in the film. To overcome the charge retention problem, Hf-silicate films are considered as a high-k material in low-k/high-k stacked tunnel oxide. The charge trapping memory with junctionless (JL) structure, which is composed of an n+-poly-Si based ultra-thin channel and source/drain (S/D) with identical doping concentrations, is fabricated for compatibility with vertically integrated memory structures. The band engineered Al2O3/Hf-silicate tunnel barrier stack was applied to a JL-BE charge trapping memory device in order to enhance the field sensitivity. The Al2O3/Hf-silicate tunnel barrier, HfO2 charge trapping layer, and Al2O3 blocking layer were deposited by atomic layer deposition. The fabricated device exhibited a large memory window of 9.43 V, as well as high program/erase speed. Moreover, it also showed adequate retention times and endurance properties. Hence, the JL-BE charge trapping memory (which has a low process complexity) is expected to be an appropriate structure for 3D stacked ultra-high density memory applications. The application of Ti-silicate into the tunnel oxide stack was studied for beyond Hf based high-k dielectrics. It was observed that the band gap and band offset of (TiO2)x(SiO2)1-x can be controlled by adjustment in the composition of the (TiO2)x(SiO2)1-x films. Ti-silicate film with TiO2:SiO2 cycle ratio of 1:5 was maintained in an amorphous phase, even after annealing at 9500C. The tunneling current of the band-engineered SiO2/(TiO2)x(SiO2)1-x stacked tunnel barrier was larger than that of a single SiO2 barrier under a higher external bias, while the tunneling current of a SiO2/(TiO2)x(SiO2)1-x stacked tunnel barrier under the a lower external bias was smaller. Constant current stress tests showed that the voltage shift for SiO2/(TiO2)x(SiO2)1-x is slightly larger than that for single SiO2. The voltage shift means that charges are trapped in dielectrics during current stress and the trapped charges affect the reliability of memory device. The band gap of Ti-silicate is similar to the band gap of TiO2, irrespective of SiO2 content in Ti-silicate. This low barrier height produces the poor device performance due to large leakage current of tunnel oxide stack. Secondly, in order to performance improvement of charge trapping memory without thickness scaling, the Hf-aluminate films are adopted in the SiO2/high-k stacked blocking oxide. The effects of hole injection from channel prior to program operation on charge trapping memory with stacked blocking oxide were investigated. For efficient hole injection, a SiO2/(HfO2)X(Al2O3)1-X stacked blocking oxide structure was used. The charge trapping memory device with stacked blocking oxide shows faster program and erasing speed compared with single-layered SiO2 blocking oxide. The enhanced program speed is attributed to the enhanced electric field introduced by excess holes injected into SiN charge trapping layer. In addition, efficient hole injection from channel produced the widened memory window in negative direction.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.