초록 ▼

용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

최근 급격히 증가하는 정보량에 따라 이를 처리하기 위한 방법 중의 하나로 다중-채널 방식의 신호 처리 방법이 주목 받고 있다. 이러한 신호 처리 시스템에서 다중 입력 신호는 아날로그-디지털 변환이 필요하며 이를 저전력, 소면적의 하드웨어 사양으로 구현하기 위해서 다중 입력 신호를 단일 ADC를 사용하여 순차적으로 처리하는 방식이 선호된다.
이와 같은 다중 입력 채널을 하나의 집적회로에 구현하는 경우 일반적인 IP 설계와는 다르게 물리적 위치 및 기하학적 비대칭으로 인한 비 이상적인 형상에 기인하여 성능을 감소시키는 여러 요소들이 발생하게 된다. 이러한 요소 중 기생 성분들에 의한 물리적인 비 이상적 특성들은 다중-채널 신호 처리에 사용되는 ADC의 구현에 있어서 큰 제약 사항이 된다.
본 논문에서는 ...

최근 급격히 증가하는 정보량에 따라 이를 처리하기 위한 방법 중의 하나로 다중-채널 방식의 신호 처리 방법이 주목 받고 있다. 이러한 신호 처리 시스템에서 다중 입력 신호는 아날로그-디지털 변환이 필요하며 이를 저전력, 소면적의 하드웨어 사양으로 구현하기 위해서 다중 입력 신호를 단일 ADC를 사용하여 순차적으로 처리하는 방식이 선호된다.
이와 같은 다중 입력 채널을 하나의 집적회로에 구현하는 경우 일반적인 IP 설계와는 다르게 물리적 위치 및 기하학적 비대칭으로 인한 비 이상적인 형상에 기인하여 성능을 감소시키는 여러 요소들이 발생하게 된다. 이러한 요소 중 기생 성분들에 의한 물리적인 비 이상적 특성들은 다중-채널 신호 처리에 사용되는 ADC의 구현에 있어서 큰 제약 사항이 된다.
본 논문에서는 파이프라인 ADC의 주요 구성 블록들에 대한 연구 및 다중-채널을 집적화함으로써 문제가 되는 ADC의 물리적인 비 이상적 특성들에 대한 연구를 수행하였다. 이러한 물리적인 비 이상적 특성이 회로의 성능에 미치는 영향을 분석하고 이를 해결하기 위한 방법들을 적용하여 다중-채널 샘플링 응용에 적합한 10비트 20MS/s 파이프라인 ADC를 설계하였다.
제안한 파이프라인 ADC는 0.18um CMOS 공정으로 설계되었다. 최대 차동-입력 전압 범위인 1.2VPP의 조건과 입력 주파수 722kHz에서 검증한 ADC의 동적 특성으로 SNR 값은 61.74dB를, SNDR 값은 60.52dB를 갖는다. ADC의 정적 특성인 DNL은 -0.53/+0.31LSB, INL은 -0.64/+0.66LSB의 특성을 얻을 수 있다. 1.8V의 전원 전압에서 15.8mW의 전력을 소모하며 면적은 1.28mm2이다.

Abstract ▼ AI-Helper

Recent multi-channel signal processing technologies should be of the most attractive approaches in order to process a huge amount of information that has been rapidly increased.
Analog-to-digital conversion for multiple analog input signals becomes the essential requirement. The method of sequen...

Recent multi-channel signal processing technologies should be of the most attractive approaches in order to process a huge amount of information that has been rapidly increased.
Analog-to-digital conversion for multiple analog input signals becomes the essential requirement. The method of sequentially processing multiple input analog signals using a single ADC is preferred in order to achieve the hardware with lower power consumption and smaller area. Unlike the conventional IP design various factors are caused to degrade the performance due to the non-ideal shape characteristics such as physical location and geometric asymmetry when multi-input channel processing is implemented in a single integrated circuit. Non-ideal physical characteristics due to parasitic components result in major limitation for implementation of ADCs used in multi-channel signal processing applications.
In this paper, main building blocks of the pipelined ADC are analyzed and non-ideal physical characteristics of ADC for multi-channel signal processing are studied. A 10 bit 20 MS/s pipelined ADC suitable for multi-channel sampling applications is presented with analyzing the effects of these physical characteristics on performance of circuits and proposing the methods to overcome the problems.
The pipelined ADC was designed in 0.18um CMOS process. The maximum differential input voltage range is 1.2VPP. As dynamic performance with an input signal frequency at 722kHz, SNR and SNDR values are 61.74dB and 60.52dB, respectively.
The static characteristics of the ADC, DNL and INL, are -0.53/+0.31LSB and -0.64/+0.66LSB, respectively. Power consumption of the ADC is 15.8mW for a supply voltage of 1.8V and has an area of 1.28mm2.

주제어