최근 딥 러닝을 중심으로 빠르게 발전하고 있는 기계학습분류 알고리즘은 기존의 방법들보다 뛰어난 성능으로 인하여 주목받고 있다. 딥 러닝 중 에서도 Convolutional Neural Network(CNN)는 영상처리에 뛰어나 차량 검출 및 보행자 검출, 그리고 표지판 인식 시스템 등 ...
최근 딥 러닝을 중심으로 빠르게 발전하고 있는 기계학습분류 알고리즘은 기존의 방법들보다 뛰어난 성능으로 인하여 주목받고 있다. 딥 러닝 중 에서도 Convolutional Neural Network(CNN)는 영상처리에 뛰어나 차량 검출 및 보행자 검출, 그리고 표지판 인식 시스템 등 첨단 운전자 보조 시스템(Advanced Driver Assistance System : ADAS)에서 많이 사용되고 있는추세이다. 하지만 차량용 임베디드 환경에서 CNN을 소프트웨어로 동작시켰을 때는 각 Layer마다 연산이 반복되는 알고리즘의 특성으로 인해 수행시간이 길어져 실시간 처리가 어렵다. 본 논문에서는 임베디드 환경에서 CNN의 실시간 처리를 위하여 CNN 알고리즘에서 연산량의 86% 이상을 차지하는 Convolution 연산 및 기타 연산들을 병렬로 처리하여 CNN의 속도를 향상시키는 하드웨어 구조를 제안한다. 제안하는 하드웨어의 성능을검증하기 위하여 Xilinx사의 ZC706 FPGA 보드를 이용하였다. 입력 영상은 36x36 크기이며, 동작주파수 100MHz에서 하드웨어 수행시간은 약 2.812ms 로 실시간 처리가 가능함을 확인했다.
최근 딥 러닝을 중심으로 빠르게 발전하고 있는 기계학습 분류 알고리즘은 기존의 방법들보다 뛰어난 성능으로 인하여 주목받고 있다. 딥 러닝 중 에서도 Convolutional Neural Network(CNN)는 영상처리에 뛰어나 차량 검출 및 보행자 검출, 그리고 표지판 인식 시스템 등 첨단 운전자 보조 시스템(Advanced Driver Assistance System : ADAS)에서 많이 사용되고 있는추세이다. 하지만 차량용 임베디드 환경에서 CNN을 소프트웨어로 동작시켰을 때는 각 Layer마다 연산이 반복되는 알고리즘의 특성으로 인해 수행시간이 길어져 실시간 처리가 어렵다. 본 논문에서는 임베디드 환경에서 CNN의 실시간 처리를 위하여 CNN 알고리즘에서 연산량의 86% 이상을 차지하는 Convolution 연산 및 기타 연산들을 병렬로 처리하여 CNN의 속도를 향상시키는 하드웨어 구조를 제안한다. 제안하는 하드웨어의 성능을검증하기 위하여 Xilinx사의 ZC706 FPGA 보드를 이용하였다. 입력 영상은 36x36 크기이며, 동작주파수 100MHz에서 하드웨어 수행시간은 약 2.812ms 로 실시간 처리가 가능함을 확인했다.
Recently, machine learning classification algorithms, which are rapidly developing around deep learning, are attracting attention because of their superior performance over existing methods. Among various machine learning algorithm, Convolution Neural Network (CNN) is excellent in image processing, ...
Recently, machine learning classification algorithms, which are rapidly developing around deep learning, are attracting attention because of their superior performance over existing methods. Among various machine learning algorithm, Convolution Neural Network (CNN) is excellent in image processing, and is used in Advanced Driver Assistance System (ADAS) such as vehicle detection, pedestrian detection, and traffic sign recognition system. However, when CNN is operated by software in the embedded environment of automobile, it is difficult to process in real time because the execution time is long due to the characteristic of the algorithm which has repeated operations in each layer. In this thesis, we propose a hardware architecture that improves the speed of CNN by parallel processing of convolution operations that occupy more than 86% of the computation amount in the CNN. To verify the performance of the proposed hardware, we used the Xilinx ZC706 FPGA board. The input image size is 36x36, and the hardware execution time is about 2.812ms at the operating frequency of 100MHz.
Recently, machine learning classification algorithms, which are rapidly developing around deep learning, are attracting attention because of their superior performance over existing methods. Among various machine learning algorithm, Convolution Neural Network (CNN) is excellent in image processing, and is used in Advanced Driver Assistance System (ADAS) such as vehicle detection, pedestrian detection, and traffic sign recognition system. However, when CNN is operated by software in the embedded environment of automobile, it is difficult to process in real time because the execution time is long due to the characteristic of the algorithm which has repeated operations in each layer. In this thesis, we propose a hardware architecture that improves the speed of CNN by parallel processing of convolution operations that occupy more than 86% of the computation amount in the CNN. To verify the performance of the proposed hardware, we used the Xilinx ZC706 FPGA board. The input image size is 36x36, and the hardware execution time is about 2.812ms at the operating frequency of 100MHz.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.