본 연구에서 Pt기판위에 CeO2금속 산화물 층을 증착한 뒤 열처리 온도조건에 따른 저항변화 특성을 연구하였다. 고 저항 상태(...
세륨 금속-산화물 박막을 이용한 디바이스의 저항변화 메모리 특성 연구
본 연구에서 Pt기판위에 CeO2금속 산화물 층을 증착한 뒤 열처리 온도조건에 따른 저항변화 특성을 연구하였다. 고 저항 상태(HRS)와 저 저항 상태(LRS) 사이의 가역 전이에 의해 동작하는 비 휘발성 resistive random access memory (RRAM)에 대한 적용을 위해 금속 산화물 층의 저항 스위칭 특성이 활발히 연구되어왔다. 일반적으로, 저항성 스위칭은 전도성 필라멘트의 가역적인 형성 및 파열 또는 산화물과 전극사이 계면의 산소 이온의 이동을 수반하는 변조의 결과이다. 이 점을 고려하여 가변 원자가 상태 Ce3+가와 Ce4+를 갖는 우수한 산소 이온 전도체로 알려진 CeO2 층의 저항 전환을 조사하였다. 본 연구에서는 Ag/CeO2(50~nm)/Pt에서 CeO2를 스퍼터로 증착하였고 그 뒤로 CeO2 층을 열처리를 한 구조는 <±1~2V 전압 sweep 조건으로 낮은 스위칭 전압에서도 큰 메모리 윈도우(memory window) (ratio>106)과 forming 전압 없는 저항성 스위칭을 나타냈다. 특히, soft-breakdown을 유도하기 위한 고전압 forming 동작을 필요하지 않았다. 또한 펄스 동작 시(±5V, 50㎲)에서 대용량 memory window (>104)을 유지한다. CeO2층의 높은 산소 이온 전도도와 은의 migration은 고전압 forming 작업이 필요 없는 저전압에서 LRS의 전이를 위한 필라멘트의 형성을 촉진시켰다. 또한, CeO2층을 열처리 한 소자와 열처리를 하지 않은 소자를 비교한 결과 space-charge-limited-conduction(SCLC)전도를 갖는 안정한 HRS는 CeO2 층의 적절한 양의 defect가 필요하다는 것을 확인할 수 있었다.
키워드: 저항변화 스위칭, CeO2, forming-free, large memory window, 낮은 작동 전압
세륨 금속-산화물 박막을 이용한 디바이스의 저항변화 메모리 특성 연구
본 연구에서 Pt기판위에 CeO2 금속 산화물 층을 증착한 뒤 열처리 온도조건에 따른 저항변화 특성을 연구하였다. 고 저항 상태(HRS)와 저 저항 상태(LRS) 사이의 가역 전이에 의해 동작하는 비 휘발성 resistive random access memory (RRAM)에 대한 적용을 위해 금속 산화물 층의 저항 스위칭 특성이 활발히 연구되어왔다. 일반적으로, 저항성 스위칭은 전도성 필라멘트의 가역적인 형성 및 파열 또는 산화물과 전극사이 계면의 산소 이온의 이동을 수반하는 변조의 결과이다. 이 점을 고려하여 가변 원자가 상태 Ce3+가와 Ce4+를 갖는 우수한 산소 이온 전도체로 알려진 CeO2 층의 저항 전환을 조사하였다. 본 연구에서는 Ag/CeO2(50~nm)/Pt에서 CeO2를 스퍼터로 증착하였고 그 뒤로 CeO2 층을 열처리를 한 구조는 <±1~2V 전압 sweep 조건으로 낮은 스위칭 전압에서도 큰 메모리 윈도우(memory window) (ratio>106)과 forming 전압 없는 저항성 스위칭을 나타냈다. 특히, soft-breakdown을 유도하기 위한 고전압 forming 동작을 필요하지 않았다. 또한 펄스 동작 시(±5V, 50㎲)에서 대용량 memory window (>104)을 유지한다. CeO2층의 높은 산소 이온 전도도와 은의 migration은 고전압 forming 작업이 필요 없는 저전압에서 LRS의 전이를 위한 필라멘트의 형성을 촉진시켰다. 또한, CeO2층을 열처리 한 소자와 열처리를 하지 않은 소자를 비교한 결과 space-charge-limited-conduction(SCLC)전도를 갖는 안정한 HRS는 CeO2 층의 적절한 양의 defect가 필요하다는 것을 확인할 수 있었다.
키워드: 저항변화 스위칭, CeO2, forming-free, large memory window, 낮은 작동 전압
A Study on Resistive Switching Characteristics of Cerium oxide Based Memory Devices
Zheng, Hong Department of Materials Science and Engineering Graduate School, Myongi Unversity Directed by Professor Yoon Tae-sik
Ag/CeO2(~45nm)/Pt devices exhibited a forming-free bipol...
A Study on Resistive Switching Characteristics of Cerium oxide Based Memory Devices
Zheng, Hong Department of Materials Science and Engineering Graduate School, Myongi Unversity Directed by Professor Yoon Tae-sik
Ag/CeO2(~45nm)/Pt devices exhibited a forming-free bipolar resistive switching with a large memory window (low-resistance-state (LRS) /high-resistance-state (HRS) ratio>106) at a low switching voltage (104)at a pulse operation (±5V, 50ms). The high oxygen ionic conductivity of CeO2 layer as well as the migration of silver facilitated the formation of filament for the transition to LRS at a low voltage without a high voltage forming operation. Also the proper amount of defects in CeO2 layer was required for the stable HRS with space-charge-limited-conduction(SCLC), which was confirmed as comparing the devices with non-annealed and annealed CeO2 layers.
A Study on Resistive Switching Characteristics of Cerium oxide Based Memory Devices
Zheng, Hong Department of Materials Science and Engineering Graduate School, Myongi Unversity Directed by Professor Yoon Tae-sik
Ag/CeO2(~45nm)/Pt devices exhibited a forming-free bipolar resistive switching with a large memory window (low-resistance-state (LRS) /high-resistance-state (HRS) ratio>106) at a low switching voltage (104)at a pulse operation (±5V, 50ms). The high oxygen ionic conductivity of CeO2 layer as well as the migration of silver facilitated the formation of filament for the transition to LRS at a low voltage without a high voltage forming operation. Also the proper amount of defects in CeO2 layer was required for the stable HRS with space-charge-limited-conduction(SCLC), which was confirmed as comparing the devices with non-annealed and annealed CeO2 layers.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.