반절연 SiC 기판을 사용하여 수평 구조의 MOSFET 소자 구현 가능성을 연구하였다. On-axis 반절연 SiC 기판을 사용하면 별도의 에피층(Epitaxial layer)의 성장없이 on-axis 기판을 사용하여 off-axis 에피층을 가지는 기판보다 계면 특성이 좋은 소자를 제작할 수 있을 것이라 판단하였다. 본 실험에서는 On-axis SiC 고순도(high purity semi-insulating, HPSI) 기판 및 4˚ off-axis n-epi층을 가지는 n형 기판 위에 수평구조의 MOSFET를 제작하고, 전기적 특성을 비교 및 분석하였다. 소자를 제작하기 전, HPSI 기판에 ...
반절연 SiC 기판을 사용하여 수평 구조의 MOSFET 소자 구현 가능성을 연구하였다. On-axis 반절연 SiC 기판을 사용하면 별도의 에피층(Epitaxial layer)의 성장없이 on-axis 기판을 사용하여 off-axis 에피층을 가지는 기판보다 계면 특성이 좋은 소자를 제작할 수 있을 것이라 판단하였다. 본 실험에서는 On-axis SiC 고순도(high purity semi-insulating, HPSI) 기판 및 4˚ off-axis n-epi층을 가지는 n형 기판 위에 수평구조의 MOSFET를 제작하고, 전기적 특성을 비교 및 분석하였다. 소자를 제작하기 전, HPSI 기판에 이온주입 공정으로 접합을 형성하였다. 선형거리측정법(transfer line method, TLM)을 이용하여 면저항, 접촉 비저항 값을 추출한 후 소자제작에 적합한지를 판단하였고 동일한 이온주입 조건으로 두 가지 종류의 수평형 MOSFET 소자를 제작하였다. 4° off-axis n-epi 기판에 제작된 MOSFET의 경우, 10.4 V의 문턱전압(threshold voltage)과 17.6 cm2V-1S-1 의 전계 효과 이동도(Field effect mobility)를 나타내었다. 또한, HPSI 기판에 제작된 MOSFET의 경우에는 문턱전압 7.4 V, 이동도 18.8 cm2V-1S-1으로 n형 기판보다 문턱전압은 작았고 전계효과 이동도는 큰 특성을 나타내었다. 두 소자 모두 측정온도를 증가시킬수록 문턱전압은 감소하였고 전계효과 이동도가 증가하는 경향성을 나타내었다. 이로 인해 문턱전압 증가와 전계효과 이동도 저하에 가장 큰 영향을 미치는 요소는 SiO2/SiC 계면상태 밀도 임을 확인할 수 있었고, on-axis 기판을 사용하여 수평형 MOSFET을 제작하였을 때 계면상태 밀도가 off-axis 기판을 사용하였을 때 보다 더 작은 값을 가짐을 알 수 있었다.
반절연 SiC 기판을 사용하여 수평 구조의 MOSFET 소자 구현 가능성을 연구하였다. On-axis 반절연 SiC 기판을 사용하면 별도의 에피층(Epitaxial layer)의 성장없이 on-axis 기판을 사용하여 off-axis 에피층을 가지는 기판보다 계면 특성이 좋은 소자를 제작할 수 있을 것이라 판단하였다. 본 실험에서는 On-axis SiC 고순도(high purity semi-insulating, HPSI) 기판 및 4˚ off-axis n-epi층을 가지는 n형 기판 위에 수평구조의 MOSFET를 제작하고, 전기적 특성을 비교 및 분석하였다. 소자를 제작하기 전, HPSI 기판에 이온주입 공정으로 접합을 형성하였다. 선형거리측정법(transfer line method, TLM)을 이용하여 면저항, 접촉 비저항 값을 추출한 후 소자제작에 적합한지를 판단하였고 동일한 이온주입 조건으로 두 가지 종류의 수평형 MOSFET 소자를 제작하였다. 4° off-axis n-epi 기판에 제작된 MOSFET의 경우, 10.4 V의 문턱전압(threshold voltage)과 17.6 cm2V-1S-1 의 전계 효과 이동도(Field effect mobility)를 나타내었다. 또한, HPSI 기판에 제작된 MOSFET의 경우에는 문턱전압 7.4 V, 이동도 18.8 cm2V-1S-1으로 n형 기판보다 문턱전압은 작았고 전계효과 이동도는 큰 특성을 나타내었다. 두 소자 모두 측정온도를 증가시킬수록 문턱전압은 감소하였고 전계효과 이동도가 증가하는 경향성을 나타내었다. 이로 인해 문턱전압 증가와 전계효과 이동도 저하에 가장 큰 영향을 미치는 요소는 SiO2/SiC 계면상태 밀도 임을 확인할 수 있었고, on-axis 기판을 사용하여 수평형 MOSFET을 제작하였을 때 계면상태 밀도가 off-axis 기판을 사용하였을 때 보다 더 작은 값을 가짐을 알 수 있었다.
The possibility of fabricating lateral MOSFET device was investigated using 4H-SiC semi-insulating substrate. Using 4H-SiC semi-insulating on-axis substrate without epitaxial layer, we could fabricate lateral MOSFET with better interface properties than 4H-SiC conducting off-axis substrate with epit...
The possibility of fabricating lateral MOSFET device was investigated using 4H-SiC semi-insulating substrate. Using 4H-SiC semi-insulating on-axis substrate without epitaxial layer, we could fabricate lateral MOSFET with better interface properties than 4H-SiC conducting off-axis substrate with epitaxial layer. In this paper, lateral MOSFETs were fabricated on 4H-SiC on-axis HPSI substrate and 4˚ off-axis n-type substrate with n-epitaxial layer, and interface properties were compared. Before fabricating lateral MOSFETs, the junctions were formed on the HPSI substrate by the ion-implantation process. Using Trans Line Method (TLM), the sheet resistance and contact resistivity were extracted, and measured results were decided whether the device was suitable for fabrication. Two types of lateral MOSFETs were fabricated under same ion-implantation conditions. For MOSFET fabricated on 4˚ off-axis n-epi substrate, the threshold voltage(VT) of 10.4 V and the field effect mobility of 17.6 cm2V-1s-1 were shown. In addi-tion, for the MOSFET fabricated on the on-axis HPSI substrate, the VT was 7.4 V and the μFE was 18.8 cm2V-1s-1. The VT was smaller and the μFE was larger than that of the 4˚ off-axis n-epi substrate. In both devices, the VT de-creased and the μFE increased with increasing the measurement temperature. It can be seen that the interface state density of SiO2/SiC interface is the most influential factor for the increase of the VT and the decrease of the μFE. When the on-axis substrate is used as lateral MOSFETs, the interface state density is smaller than the off-axis substrate.
The possibility of fabricating lateral MOSFET device was investigated using 4H-SiC semi-insulating substrate. Using 4H-SiC semi-insulating on-axis substrate without epitaxial layer, we could fabricate lateral MOSFET with better interface properties than 4H-SiC conducting off-axis substrate with epitaxial layer. In this paper, lateral MOSFETs were fabricated on 4H-SiC on-axis HPSI substrate and 4˚ off-axis n-type substrate with n-epitaxial layer, and interface properties were compared. Before fabricating lateral MOSFETs, the junctions were formed on the HPSI substrate by the ion-implantation process. Using Trans Line Method (TLM), the sheet resistance and contact resistivity were extracted, and measured results were decided whether the device was suitable for fabrication. Two types of lateral MOSFETs were fabricated under same ion-implantation conditions. For MOSFET fabricated on 4˚ off-axis n-epi substrate, the threshold voltage(VT) of 10.4 V and the field effect mobility of 17.6 cm2V-1s-1 were shown. In addi-tion, for the MOSFET fabricated on the on-axis HPSI substrate, the VT was 7.4 V and the μFE was 18.8 cm2V-1s-1. The VT was smaller and the μFE was larger than that of the 4˚ off-axis n-epi substrate. In both devices, the VT de-creased and the μFE increased with increasing the measurement temperature. It can be seen that the interface state density of SiO2/SiC interface is the most influential factor for the increase of the VT and the decrease of the μFE. When the on-axis substrate is used as lateral MOSFETs, the interface state density is smaller than the off-axis substrate.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.