고속 어플리케이션과 저 전력 소비를 갖는 소자로 인하여, 반도체 시장이 급속히 변화함에 따라 SiO2- Si 기반의 MOSFET 전계 트렌지스터 소자는 현재 근본적인 한계에 도달하였다. 특히, 소자의 크기가 감소하면서 양자 역학적 문제가 대두되었고, 소자 크기의 감소는 한계에 다다르게 되었다. 따라서 이러한 한계를 극복 하고자, 지속적인 소자 집적도를 높이고 ...
고속 어플리케이션과 저 전력 소비를 갖는 소자로 인하여, 반도체 시장이 급속히 변화함에 따라 SiO2- Si 기반의 MOSFET 전계 트렌지스터 소자는 현재 근본적인 한계에 도달하였다. 특히, 소자의 크기가 감소하면서 양자 역학적 문제가 대두되었고, 소자 크기의 감소는 한계에 다다르게 되었다. 따라서 이러한 한계를 극복 하고자, 지속적인 소자 집적도를 높이고 신호 전달 속도의 향상을 위해 게이트 유전체를 high-κ 유전체로 대체하고 고이동도 특성과 낮은 전력 소비를 갖는 Ⅲ-Ⅴ족 기판을 적용한 반도체 소자 연구는 한계에 도달한 Si 기반 기술을 대체 할 것으로 기대하고 있다. 최근의 high-κ/ Ⅲ-Ⅴ족 기반의 MOS 소자에 대한 연구는 유전 특성과 열 안정성에 초점을 맞추고 있다. 하지만, high-κ/ Ⅲ-Ⅴ족 기반의 MOS 소자에는 각 영역에 따라 몇가지의 해결해야 될 이슈가 존재한다.
먼저, Ⅲ-Ⅴ 화합물 반도체를 Si 기판 위에 직접 성장하는 부분이다. Ⅲ-Ⅴ족 반도체는 Si 보다 우수한 전자 이동 속도를 가지고 있는 것으로 잘 알려져 있다. 그러나 Ⅲ-Ⅴ의 웨이퍼 제조 비용은 여전히 Si 웨이퍼에 비해 여전히 비싸다. 뿐만 아니라, Si 웨이퍼의 대면적화를 고려해 보았을때, Ⅲ-Ⅴ 웨이퍼의 대면적 기술은 더 발전을 해야만 한다. 이러한 문제를 극복하기 위해, MBE 또는 MOCVD 성장 메커니즘을 통해, Si 웨이퍼 위에 Ⅲ-Ⅴ 화합물을 직접 접합하여 단결정 성장을 하는 방법에 대한 연구가 활발히 진행되어 왔다. 수 많은 노력에도 불구하고, Si 및 Ⅲ-Ⅴ 화합물 사이의 큰 격자 부정합으로 인한 적층 결함 및 접합 부분에서 발생하는 결정 결함을 제어하는 것이 어려웠다. 이러한 결정구조적 결함들은 Ⅲ-Ⅴ 반도체 기반의 소자 제작 시 캐리어 산란 효과를 증가시켜서 전자의 이동 속도를 저하시켰다. 또 다른 문제는, high-κ 유전체 와 Ⅲ-Ⅴ 화합물 반도체 계면 특성에 대한 문제이다. SiO2 와 Si 의 계면과 비교 하였을 때, high-κ와 Ⅲ-Ⅴ 화합물 반도체 사이의 격자 부정합으로 인해 high-κ와 Ⅲ-Ⅴ 화합물 계면에서 계면 트랩 밀도와 같은 계면 결함이 존재하게 된다. 이러한, 계면 결함은 소자의 전기적 특성을 저하시키는 주된 요인으로 작용한다. 뿐만 아니라, 또한, 열적 불안정성으로 인하여 발생되는 Ⅲ-Ⅴ 화합물의 원자의 외부 확산은 high-κ 유전체 와 Ⅲ-Ⅴ 화합물의 접합 부분에 계면 산화물들을 만들어 내며, 이러한 계면 산화물들의 존재는 high-κ 유전체의 품질을 저하 시켜 high-κ/Ⅲ-Ⅴ화합물 반도체 기반의 소자 특성을 저하 시키게 된다. 마지막으로, high-κ 산화물 자체의 결함이다. HfO2 과 Al2O3 와 같은 high-κ 산화물들은 기존의 SiO2 에 비하여, Oxygen vacancies 또는 Oxygen interstitial vacancies 와 같은 박막 내의 결함이 많다. 또한, 열적 불안정 성으로 인해, Ⅲ-Ⅴ 화합물의 원자가 high-κ 산화물 안으로 확산되어 유전율 값 감소 및 박막 내 부분 결정화로 인한 누설 전류의 직접적인 원인이 되고 있다. 본 연구에서는, high-κ/Ⅲ-Ⅴ 기반으로 한 MOS 소자에서 발생되는 세가지의 문제점을 극복하고자 다음과 같은 선행 연구를 진행 하였다. 먼저, MBE 증착 장비를 이용하여, Ⅲ-Ⅴ 화합물 물질을 Si 웨이퍼에 직접 성장하는 연구를 하였다. Ⅲ-Ⅴ 에피 성장에 필요한 다양한 변수(성장온도, Ⅴ/Ⅲ 비율, 성장 시간)들을 미세하게 조절 하였다. 그 결과 격자 부정합으로 인해 발생되는 결정구조적 결함을 제어하여, Ⅲ-Ⅴ 화합물을 Film 형태로 Si 웨이퍼 위에 에피 성장 하였다. 더 나아가, 저 차원 구조를 가지는 Ⅲ-Ⅴ 화합물 나노선 (InGaAs)를 Si 웨이퍼 위에 에피 성장 하였다. 그 결과, 길이는 매우 길고 선폭은 매우 좁은 나노선 성장을 하였다. 이러한 나노선을 이용하여, 빛 흡수율 ~95%를 확인하여 태양 전지 소자로 쓰일 나노 소자에 대한 가능성을 확인 하였다. 또한, Quantum confinement effect 인하여, 밴드 구조가 달라지게 되면서 얻을 수 있는 Hexagonal-type 의 Wurtzite 구조를 이용하여 InGaAs 나노선에서 처음으로 압전 현상을 확인하였다. 또한, (NH4)2S 수용액을 이용하여, InP 표면 결함을 제어하는 연구를 하였다. 특히, 기존에 보고 된 HF 선처리 후 S passivation 을 하였을 때, InP 표면에 존재하는 In 또는 P 의 댄글링 본드와 F 원자가 화학적 결합을 하고, 이러한 존재는 S passivation 을 방해하는 요인임을 규명해 내었다. 더 나아가, 기존의 선처리 방법은 HF 처리 방법 대신, Acetone-Methanol-Isopropy 선처리 방법을 제시 함으로 써, S passivation 의 최적화된 조건을 확인하였다. 그 결과, HfO2/InP 기반의 MOS 소자의 전기적, 계면적 특성을 향상시켰다. 마지막으로, HfO2 박막 자체의 bulk defects 들을 제어하기 위하여, HfO2 박막 기준 위, 아래로 Al2O3 의 얇은 박막을 증착하였다. 그 결과, InP 의 열적 불안정성으로 인하여 발생되는 In 또는 P 원자가 HfO2 박막 내로 확산되는 문제를 개선하였다. 뿐 만 아니라, 소자를 공기 중에 노출 했을시, 공기 중 산소가 HfO2 박막 내로 확산하여 HfO2 과 InP 계면에 계면산화물을 형성시키는 문제 역시 개선하였다. 게다가, Al2O3 의 샌드위치 구조는 HfO2 박막 자체의 스트레인을 주게 되어 유전율 값이 기존의 보고 보다 높아지는 계산 결과를 확인하였다. 이러한 결과, HfO2/InP 기반의 MOS 소자의 전기적 특성을 향상 시켰다.
고속 어플리케이션과 저 전력 소비를 갖는 소자로 인하여, 반도체 시장이 급속히 변화함에 따라 SiO2- Si 기반의 MOSFET 전계 트렌지스터 소자는 현재 근본적인 한계에 도달하였다. 특히, 소자의 크기가 감소하면서 양자 역학적 문제가 대두되었고, 소자 크기의 감소는 한계에 다다르게 되었다. 따라서 이러한 한계를 극복 하고자, 지속적인 소자 집적도를 높이고 신호 전달 속도의 향상을 위해 게이트 유전체를 high-κ 유전체로 대체하고 고이동도 특성과 낮은 전력 소비를 갖는 Ⅲ-Ⅴ족 기판을 적용한 반도체 소자 연구는 한계에 도달한 Si 기반 기술을 대체 할 것으로 기대하고 있다. 최근의 high-κ/ Ⅲ-Ⅴ족 기반의 MOS 소자에 대한 연구는 유전 특성과 열 안정성에 초점을 맞추고 있다. 하지만, high-κ/ Ⅲ-Ⅴ족 기반의 MOS 소자에는 각 영역에 따라 몇가지의 해결해야 될 이슈가 존재한다.
먼저, Ⅲ-Ⅴ 화합물 반도체를 Si 기판 위에 직접 성장하는 부분이다. Ⅲ-Ⅴ족 반도체는 Si 보다 우수한 전자 이동 속도를 가지고 있는 것으로 잘 알려져 있다. 그러나 Ⅲ-Ⅴ의 웨이퍼 제조 비용은 여전히 Si 웨이퍼에 비해 여전히 비싸다. 뿐만 아니라, Si 웨이퍼의 대면적화를 고려해 보았을때, Ⅲ-Ⅴ 웨이퍼의 대면적 기술은 더 발전을 해야만 한다. 이러한 문제를 극복하기 위해, MBE 또는 MOCVD 성장 메커니즘을 통해, Si 웨이퍼 위에 Ⅲ-Ⅴ 화합물을 직접 접합하여 단결정 성장을 하는 방법에 대한 연구가 활발히 진행되어 왔다. 수 많은 노력에도 불구하고, Si 및 Ⅲ-Ⅴ 화합물 사이의 큰 격자 부정합으로 인한 적층 결함 및 접합 부분에서 발생하는 결정 결함을 제어하는 것이 어려웠다. 이러한 결정구조적 결함들은 Ⅲ-Ⅴ 반도체 기반의 소자 제작 시 캐리어 산란 효과를 증가시켜서 전자의 이동 속도를 저하시켰다. 또 다른 문제는, high-κ 유전체 와 Ⅲ-Ⅴ 화합물 반도체 계면 특성에 대한 문제이다. SiO2 와 Si 의 계면과 비교 하였을 때, high-κ와 Ⅲ-Ⅴ 화합물 반도체 사이의 격자 부정합으로 인해 high-κ와 Ⅲ-Ⅴ 화합물 계면에서 계면 트랩 밀도와 같은 계면 결함이 존재하게 된다. 이러한, 계면 결함은 소자의 전기적 특성을 저하시키는 주된 요인으로 작용한다. 뿐만 아니라, 또한, 열적 불안정성으로 인하여 발생되는 Ⅲ-Ⅴ 화합물의 원자의 외부 확산은 high-κ 유전체 와 Ⅲ-Ⅴ 화합물의 접합 부분에 계면 산화물들을 만들어 내며, 이러한 계면 산화물들의 존재는 high-κ 유전체의 품질을 저하 시켜 high-κ/Ⅲ-Ⅴ화합물 반도체 기반의 소자 특성을 저하 시키게 된다. 마지막으로, high-κ 산화물 자체의 결함이다. HfO2 과 Al2O3 와 같은 high-κ 산화물들은 기존의 SiO2 에 비하여, Oxygen vacancies 또는 Oxygen interstitial vacancies 와 같은 박막 내의 결함이 많다. 또한, 열적 불안정 성으로 인해, Ⅲ-Ⅴ 화합물의 원자가 high-κ 산화물 안으로 확산되어 유전율 값 감소 및 박막 내 부분 결정화로 인한 누설 전류의 직접적인 원인이 되고 있다. 본 연구에서는, high-κ/Ⅲ-Ⅴ 기반으로 한 MOS 소자에서 발생되는 세가지의 문제점을 극복하고자 다음과 같은 선행 연구를 진행 하였다. 먼저, MBE 증착 장비를 이용하여, Ⅲ-Ⅴ 화합물 물질을 Si 웨이퍼에 직접 성장하는 연구를 하였다. Ⅲ-Ⅴ 에피 성장에 필요한 다양한 변수(성장온도, Ⅴ/Ⅲ 비율, 성장 시간)들을 미세하게 조절 하였다. 그 결과 격자 부정합으로 인해 발생되는 결정구조적 결함을 제어하여, Ⅲ-Ⅴ 화합물을 Film 형태로 Si 웨이퍼 위에 에피 성장 하였다. 더 나아가, 저 차원 구조를 가지는 Ⅲ-Ⅴ 화합물 나노선 (InGaAs)를 Si 웨이퍼 위에 에피 성장 하였다. 그 결과, 길이는 매우 길고 선폭은 매우 좁은 나노선 성장을 하였다. 이러한 나노선을 이용하여, 빛 흡수율 ~95%를 확인하여 태양 전지 소자로 쓰일 나노 소자에 대한 가능성을 확인 하였다. 또한, Quantum confinement effect 인하여, 밴드 구조가 달라지게 되면서 얻을 수 있는 Hexagonal-type 의 Wurtzite 구조를 이용하여 InGaAs 나노선에서 처음으로 압전 현상을 확인하였다. 또한, (NH4)2S 수용액을 이용하여, InP 표면 결함을 제어하는 연구를 하였다. 특히, 기존에 보고 된 HF 선처리 후 S passivation 을 하였을 때, InP 표면에 존재하는 In 또는 P 의 댄글링 본드와 F 원자가 화학적 결합을 하고, 이러한 존재는 S passivation 을 방해하는 요인임을 규명해 내었다. 더 나아가, 기존의 선처리 방법은 HF 처리 방법 대신, Acetone-Methanol-Isopropy 선처리 방법을 제시 함으로 써, S passivation 의 최적화된 조건을 확인하였다. 그 결과, HfO2/InP 기반의 MOS 소자의 전기적, 계면적 특성을 향상시켰다. 마지막으로, HfO2 박막 자체의 bulk defects 들을 제어하기 위하여, HfO2 박막 기준 위, 아래로 Al2O3 의 얇은 박막을 증착하였다. 그 결과, InP 의 열적 불안정성으로 인하여 발생되는 In 또는 P 원자가 HfO2 박막 내로 확산되는 문제를 개선하였다. 뿐 만 아니라, 소자를 공기 중에 노출 했을시, 공기 중 산소가 HfO2 박막 내로 확산하여 HfO2 과 InP 계면에 계면산화물을 형성시키는 문제 역시 개선하였다. 게다가, Al2O3 의 샌드위치 구조는 HfO2 박막 자체의 스트레인을 주게 되어 유전율 값이 기존의 보고 보다 높아지는 계산 결과를 확인하였다. 이러한 결과, HfO2/InP 기반의 MOS 소자의 전기적 특성을 향상 시켰다.
With the world trending toward high-speed applications and low power consumptions, SiO2-Si based metal-oxide-semiconductor devices are currently reaching their fundamental limits. To improve their performance characteristics, many researchers have studied group III-V compound semiconductors that hav...
With the world trending toward high-speed applications and low power consumptions, SiO2-Si based metal-oxide-semiconductor devices are currently reaching their fundamental limits. To improve their performance characteristics, many researchers have studied group III-V compound semiconductors that have better carrier transport properties and lower power consumption than that of the Si- based devices. Moreover, the downscaling of SiO2 has now reached its physical limits due to critical issues such a poor reliability, high-frequency dispersion, and high current leakage. To overcome these problems, high-κ materials are under serious consideration for replacing SiO2. Therefore, recent research on high-κ/ III-V compound semiconductors based MOS devices have been focused on its dielectric properties and thermal stability. However, high-κ/ III-V based MOS devices have several issues. The first of these issues is the epitaxial growth of III-V on Si. III-V semiconductors are known to have better carrier transport properties than that of Si. However, the cost of III-V manufacturing still remains high compared with Si based devices. To overcome this problem, many researchers have attempted III-V epitaxial growth on Si wafers via MBE or MOCVD. Despite numerous efforts, it has been difficult to overcome certain types of crystalline defects, such as stacking faults and misfit dislocations due to the large lattice mismatch between Si and III-V, these defects have caused deterioration of the electrical properties of III-V based devices owing to electron scattering at staking faults or misfit dislocations. Another issue is the interface control between high- κ materials and III-V semiconductors. Compared with SiO2/Si interface, high-κ/III-V systems have poor interface quality owing to interface trap density at high-κ/III-V interface due to lattice mismatch between high-κ and III-V semiconductors. Moreover, out-diffusion of the III-V substrate elements may result in defective states in the electronic structures of and high-κ/III-V interface, which can reduce electrical performance. Dielectric control of high-κ oxides have also been an issue in high-κ/III-V systems. High-κ oxides such as HfO2 and Al2O3 are one of promising candidate as alternative gate dielectrics. However, it has numerous bulk defects such as oxygen vacancies or oxygen interstitial vacancies compared with SiO2. Moreover, due to the thermal instability, III-V substrate elements diffuse into the High-κ materials, which can form defect states of high-κ oxides. In this study, we focus on controlling defect states such as dielectric properties, interfacial properties, and structural properties for improving electrical properties of the High-κ/ III-V semiconductors. First, III-V compound materials directly grew on Si wafers using MBE. We controlled various growth parameters such as growth temperature, V/III ratio, and growth times for III-V epitaxial growth. As a result, we successfully grew III-V compound materials on a Si wafer without staking defects or misfit disloacation caused by large lattice mismatch between Si and III-V. Moreover, III-V compound nanowires with no line or stacking faults were epitaxially grown on a Si wafer. At growth time 3hr, the light absorption was confirmed to be ~ 95% with light incident angles (30-70°) and wide wavelength ranges (200-1100nm). Also, the piezoelectric phenomenon was confirmed for the first time in the InGaAs nanowires with pure-wurtzite structure. Second, we investigated controlthe InP surface defects by (NH4)2S surface treatment. In particular, when S passivation is performed after HF solution, In or P dangling bonds on InP surface and F elements are chemically bonded which interrupts the formation of In-S bonds. We suggested the another pre-cleaning method (Acetone-Methanol-Isopropanol (AMI)) before Sulfur treatment helps the formation of Sulfur passivation layer on InP surface more effectively, as comparing to HF pre-cleaning. Given this results, the AMI+S treated HfO2 /InP showed excellent thermal stability for the interfacial and electrical properties before and after the PDA at 600 ℃. Third, we foused on improving the quality of HfO2 by introducing Al2O3 double laminates structures having low oxygen permeability. By introducing Al2O3 passivation layer on both sides of the HfO2 film, we can investigate the roles of Al2O3 layer with regard to dissociation from the InP substrate and diffusion to the HfO2 film. Moreover, Al2O3 layer on the top surface can more effectively bloct the diffusion of oxygen from air. Given this results, by using an HfO2- Al2O3 stack structure on InP, we have demonstrated enhaced HfO2 quality.
With the world trending toward high-speed applications and low power consumptions, SiO2-Si based metal-oxide-semiconductor devices are currently reaching their fundamental limits. To improve their performance characteristics, many researchers have studied group III-V compound semiconductors that have better carrier transport properties and lower power consumption than that of the Si- based devices. Moreover, the downscaling of SiO2 has now reached its physical limits due to critical issues such a poor reliability, high-frequency dispersion, and high current leakage. To overcome these problems, high-κ materials are under serious consideration for replacing SiO2. Therefore, recent research on high-κ/ III-V compound semiconductors based MOS devices have been focused on its dielectric properties and thermal stability. However, high-κ/ III-V based MOS devices have several issues. The first of these issues is the epitaxial growth of III-V on Si. III-V semiconductors are known to have better carrier transport properties than that of Si. However, the cost of III-V manufacturing still remains high compared with Si based devices. To overcome this problem, many researchers have attempted III-V epitaxial growth on Si wafers via MBE or MOCVD. Despite numerous efforts, it has been difficult to overcome certain types of crystalline defects, such as stacking faults and misfit dislocations due to the large lattice mismatch between Si and III-V, these defects have caused deterioration of the electrical properties of III-V based devices owing to electron scattering at staking faults or misfit dislocations. Another issue is the interface control between high- κ materials and III-V semiconductors. Compared with SiO2/Si interface, high-κ/III-V systems have poor interface quality owing to interface trap density at high-κ/III-V interface due to lattice mismatch between high-κ and III-V semiconductors. Moreover, out-diffusion of the III-V substrate elements may result in defective states in the electronic structures of and high-κ/III-V interface, which can reduce electrical performance. Dielectric control of high-κ oxides have also been an issue in high-κ/III-V systems. High-κ oxides such as HfO2 and Al2O3 are one of promising candidate as alternative gate dielectrics. However, it has numerous bulk defects such as oxygen vacancies or oxygen interstitial vacancies compared with SiO2. Moreover, due to the thermal instability, III-V substrate elements diffuse into the High-κ materials, which can form defect states of high-κ oxides. In this study, we focus on controlling defect states such as dielectric properties, interfacial properties, and structural properties for improving electrical properties of the High-κ/ III-V semiconductors. First, III-V compound materials directly grew on Si wafers using MBE. We controlled various growth parameters such as growth temperature, V/III ratio, and growth times for III-V epitaxial growth. As a result, we successfully grew III-V compound materials on a Si wafer without staking defects or misfit disloacation caused by large lattice mismatch between Si and III-V. Moreover, III-V compound nanowires with no line or stacking faults were epitaxially grown on a Si wafer. At growth time 3hr, the light absorption was confirmed to be ~ 95% with light incident angles (30-70°) and wide wavelength ranges (200-1100nm). Also, the piezoelectric phenomenon was confirmed for the first time in the InGaAs nanowires with pure-wurtzite structure. Second, we investigated controlthe InP surface defects by (NH4)2S surface treatment. In particular, when S passivation is performed after HF solution, In or P dangling bonds on InP surface and F elements are chemically bonded which interrupts the formation of In-S bonds. We suggested the another pre-cleaning method (Acetone-Methanol-Isopropanol (AMI)) before Sulfur treatment helps the formation of Sulfur passivation layer on InP surface more effectively, as comparing to HF pre-cleaning. Given this results, the AMI+S treated HfO2 /InP showed excellent thermal stability for the interfacial and electrical properties before and after the PDA at 600 ℃. Third, we foused on improving the quality of HfO2 by introducing Al2O3 double laminates structures having low oxygen permeability. By introducing Al2O3 passivation layer on both sides of the HfO2 film, we can investigate the roles of Al2O3 layer with regard to dissociation from the InP substrate and diffusion to the HfO2 film. Moreover, Al2O3 layer on the top surface can more effectively bloct the diffusion of oxygen from air. Given this results, by using an HfO2- Al2O3 stack structure on InP, we have demonstrated enhaced HfO2 quality.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.