본 논문에서는 field-programmable gate array(FPGA)의 하드웨어 자원을 효율적으로 사용하는 고속 푸리에 변환(fast Fourier transform, FFT) 프로세서의 구현을 보인다. FPGA를 이용하면 내부에 존재하는 다양한 자원의 합성을 통하여 고성능의 병렬 연산을 처리할 수 있는 프로세서를 구현할 수 있다. ...
본 논문에서는 field-programmable gate array(FPGA)의 하드웨어 자원을 효율적으로 사용하는 고속 푸리에 변환(fast Fourier transform, FFT) 프로세서의 구현을 보인다. FPGA를 이용하면 내부에 존재하는 다양한 자원의 합성을 통하여 고성능의 병렬 연산을 처리할 수 있는 프로세서를 구현할 수 있다. FFT 연산은 많은 수의 곱셈과 덧셈 연산을 요구하는 연산이기에 FPGA를 이용하면 고성능의 FFT 프로세서를 설계할 수 있다. FPGA에 존재하는 자원의 양은 한정되어 있기 때문에 자원 활용의 효율성을 높여 전체적인 자원 사용량을 줄이는 것은 중요한 이슈라고 할 수 있다. 본 논문에서는 하드웨어 자원을 가장 효율적으로 사용할 수 있는 FFT 프로세서의 파이프라인 구조를 도출하여 그를 바탕으로 실제 프로세서를 구현하는 것에 초점을 맞추고 있다. 다양한 파이프라인 구조를 비교한 결과 R2MDC(radix-2 multi-path delay commutator)와 R4MDC(radix-4 multi-path delay commutator)의 구조가 가장 하드웨어를 효율적으로 사용하는 것을 보였으며 이를 기반으로 FFT 프로세서의 설계를 진행하였다. R2MDC 또는 R4MDC FFT 프로세서에서 사용하는 트위들 팩터 생성기는 롬 테이블 기반의 생성 방법을 이용하였으며, 큰 크기의 딜레이 유닛은 블록 램을 사용하여 CLB의 사용량을 줄이는 방법을 적용하였다. FPGA 설계는 Xilinx Kintex UltraScale XCKU115 보드를 대상으로 이루어졌다. 1024-point FFT 프로세서를 설계한 결과 R4MDC 구조의 프로세서가 R2MDC 구조의 프로세서보다 효율적으로 자원을 사용하는 것을 확인하였으며 이 때 사용한 자원으로는 888개의 CLB, 48개의 DSP와 15개의 블록 램을 이용하였다. 구현된 R4MDC FFT 프로세서는 420 MHz의 주파수에서 동작함을 확인하였다. 구현된 R4MDC FFT 프로세서를 기존의 FFT 프로세서와 동작 주파수, 하드웨어 사용량 측면에서 비교한 결과 2.23배의 처리량 향상을 이루었다.
본 논문에서는 field-programmable gate array(FPGA)의 하드웨어 자원을 효율적으로 사용하는 고속 푸리에 변환(fast Fourier transform, FFT) 프로세서의 구현을 보인다. FPGA를 이용하면 내부에 존재하는 다양한 자원의 합성을 통하여 고성능의 병렬 연산을 처리할 수 있는 프로세서를 구현할 수 있다. FFT 연산은 많은 수의 곱셈과 덧셈 연산을 요구하는 연산이기에 FPGA를 이용하면 고성능의 FFT 프로세서를 설계할 수 있다. FPGA에 존재하는 자원의 양은 한정되어 있기 때문에 자원 활용의 효율성을 높여 전체적인 자원 사용량을 줄이는 것은 중요한 이슈라고 할 수 있다. 본 논문에서는 하드웨어 자원을 가장 효율적으로 사용할 수 있는 FFT 프로세서의 파이프라인 구조를 도출하여 그를 바탕으로 실제 프로세서를 구현하는 것에 초점을 맞추고 있다. 다양한 파이프라인 구조를 비교한 결과 R2MDC(radix-2 multi-path delay commutator)와 R4MDC(radix-4 multi-path delay commutator)의 구조가 가장 하드웨어를 효율적으로 사용하는 것을 보였으며 이를 기반으로 FFT 프로세서의 설계를 진행하였다. R2MDC 또는 R4MDC FFT 프로세서에서 사용하는 트위들 팩터 생성기는 롬 테이블 기반의 생성 방법을 이용하였으며, 큰 크기의 딜레이 유닛은 블록 램을 사용하여 CLB의 사용량을 줄이는 방법을 적용하였다. FPGA 설계는 Xilinx Kintex UltraScale XCKU115 보드를 대상으로 이루어졌다. 1024-point FFT 프로세서를 설계한 결과 R4MDC 구조의 프로세서가 R2MDC 구조의 프로세서보다 효율적으로 자원을 사용하는 것을 확인하였으며 이 때 사용한 자원으로는 888개의 CLB, 48개의 DSP와 15개의 블록 램을 이용하였다. 구현된 R4MDC FFT 프로세서는 420 MHz의 주파수에서 동작함을 확인하였다. 구현된 R4MDC FFT 프로세서를 기존의 FFT 프로세서와 동작 주파수, 하드웨어 사용량 측면에서 비교한 결과 2.23배의 처리량 향상을 이루었다.
This paper presents an implementation of a fast Fourier transform (FFT) processor using hardware resources efficiently on field-programmable gate array(FPGA). By using FPGA, it is possible to implement a processor capable of processing high-performance parallel operation through synthesis of ...
This paper presents an implementation of a fast Fourier transform (FFT) processor using hardware resources efficiently on field-programmable gate array(FPGA). By using FPGA, it is possible to implement a processor capable of processing high-performance parallel operation through synthesis of various hardware resources existing therein. Because the FFT operation requires a large number of multiplication and addition operations, a high-performance FFT processor can be implemented using an FPGA. Since the amount of resources existing in the FPGA is limited, it is an important issue to increase the efficiency of resource utilization and reduce the overall resource usage. This paper focuses on deriving the pipeline structure of FFT processor which can use hardware resources most efficiently. As a result of comparing various pipeline structures, it has been shown that the structure of radix-2 multi-path delay commutator (R2MDC) and structure of radix-4 multi-path delay commutator (R4MDC) can use hardware resource most efficiently. So, implementation of FFT processor is based on these structure. The twiddle factor generator used in the R2MDC or R4MDC FFT processor uses a ROM table based generation method. To reduce amount of CLBs, the large size delay unit uses block RAM. The FPGA design is based on the Xilinx Kintex UltraScale XCKU115 board. As a result of designing the 1024-point FFT processor, It is confirmed that the processor of R4MDC structure uses hardware resources more efficiently than the processor of R2MDC structure. R4MDC FFT processor uses 888 CLBs, 48 DSPs and 15 block RAMs and operates at the frequency of 420 MHz. The throughput of R4MDC FFT processor is 2.23 times higher than that of conventional FFT processor in terms of operating frequency and hardware usage. Keywords: FPGA, FFT, Pipeline
This paper presents an implementation of a fast Fourier transform (FFT) processor using hardware resources efficiently on field-programmable gate array(FPGA). By using FPGA, it is possible to implement a processor capable of processing high-performance parallel operation through synthesis of various hardware resources existing therein. Because the FFT operation requires a large number of multiplication and addition operations, a high-performance FFT processor can be implemented using an FPGA. Since the amount of resources existing in the FPGA is limited, it is an important issue to increase the efficiency of resource utilization and reduce the overall resource usage. This paper focuses on deriving the pipeline structure of FFT processor which can use hardware resources most efficiently. As a result of comparing various pipeline structures, it has been shown that the structure of radix-2 multi-path delay commutator (R2MDC) and structure of radix-4 multi-path delay commutator (R4MDC) can use hardware resource most efficiently. So, implementation of FFT processor is based on these structure. The twiddle factor generator used in the R2MDC or R4MDC FFT processor uses a ROM table based generation method. To reduce amount of CLBs, the large size delay unit uses block RAM. The FPGA design is based on the Xilinx Kintex UltraScale XCKU115 board. As a result of designing the 1024-point FFT processor, It is confirmed that the processor of R4MDC structure uses hardware resources more efficiently than the processor of R2MDC structure. R4MDC FFT processor uses 888 CLBs, 48 DSPs and 15 block RAMs and operates at the frequency of 420 MHz. The throughput of R4MDC FFT processor is 2.23 times higher than that of conventional FFT processor in terms of operating frequency and hardware usage. Keywords: FPGA, FFT, Pipeline
※ AI-Helper는 부적절한 답변을 할 수 있습니다.