본 논문에서는 이산 시간 STDP 학습 방식을 적용한 RRAM 시냅스 기반 SNN 하드웨어 구조의 집적 회로를 제안하였다. SNN의 학습 방식으로 이산 시간 STDP 학습을 적용하였으며, 활용한 TaOx RRAM 시냅스 소자의 특성에 맞춰 학습 회로를 설계하였다. 시냅스 소자 특성에 맞춰 ...
본 논문에서는 이산 시간 STDP 학습 방식을 적용한 RRAM 시냅스 기반 SNN 하드웨어 구조의 집적 회로를 제안하였다. SNN의 학습 방식으로 이산 시간 STDP 학습을 적용하였으며, 활용한 TaOx RRAM 시냅스 소자의 특성에 맞춰 학습 회로를 설계하였다. 시냅스 소자 특성에 맞춰 뉴런 간 스파이크 발생 시간의 차이를 쓰기 전압의 펄스 너비로 치환하여 RRAM의 가중치를 조절하는 방식을 활용하였다. 이를 위해 각 뉴런 회로 출력에 시프트 레지스터를 추가하여 스파이크 발생 타이밍을 저장한 후, 학습 데이터로 활용하였다. 결과적으로 시프트 레지스터 출력을 클록 기반으로 비교하여 검출한 스파이크 발생 시간의 차이를 통해 STDP 학습에 맞는 쓰기 전압 펄스를 생성하였고, 이를 통해 시냅스 소자의 가중치를 조절하는 이산 시간 STDP 학습 회로를 설계하였다. 또한 클록 기반의 캐스코드 전류 미러 뉴런 회로를 설계하여, 제안하는 이산 시간 STDP 학습 회로에 맞는 SNN 하드웨어를 구성하였다. 제안하는 SNN 하드웨어 구조 및 학습 방식은 MATLAB시뮬레이션을 통해 검증하였으며, 2000 epoch에서 98.42%의 정확도 결과를 얻을 수 있었다.
본 논문에서는 이산 시간 STDP 학습 방식을 적용한 RRAM 시냅스 기반 SNN 하드웨어 구조의 집적 회로를 제안하였다. SNN의 학습 방식으로 이산 시간 STDP 학습을 적용하였으며, 활용한 TaOx RRAM 시냅스 소자의 특성에 맞춰 학습 회로를 설계하였다. 시냅스 소자 특성에 맞춰 뉴런 간 스파이크 발생 시간의 차이를 쓰기 전압의 펄스 너비로 치환하여 RRAM의 가중치를 조절하는 방식을 활용하였다. 이를 위해 각 뉴런 회로 출력에 시프트 레지스터를 추가하여 스파이크 발생 타이밍을 저장한 후, 학습 데이터로 활용하였다. 결과적으로 시프트 레지스터 출력을 클록 기반으로 비교하여 검출한 스파이크 발생 시간의 차이를 통해 STDP 학습에 맞는 쓰기 전압 펄스를 생성하였고, 이를 통해 시냅스 소자의 가중치를 조절하는 이산 시간 STDP 학습 회로를 설계하였다. 또한 클록 기반의 캐스코드 전류 미러 뉴런 회로를 설계하여, 제안하는 이산 시간 STDP 학습 회로에 맞는 SNN 하드웨어를 구성하였다. 제안하는 SNN 하드웨어 구조 및 학습 방식은 MATLAB 시뮬레이션을 통해 검증하였으며, 2000 epoch에서 98.42%의 정확도 결과를 얻을 수 있었다.
In this paper, an integrated circuit of the RRAM synapse-based SNN hardware structure applying the discrete-time STDP learning method is proposed. Discrete-time STDP learning was applied as the learning method of SNN, and the learning circuit was designed according to the characteristics of the TaOx...
In this paper, an integrated circuit of the RRAM synapse-based SNN hardware structure applying the discrete-time STDP learning method is proposed. Discrete-time STDP learning was applied as the learning method of SNN, and the learning circuit was designed according to the characteristics of the TaOx RRAM synaptic device. In accordance with the characteristics of the synaptic device, a method of adjusting the weight of the RRAM was used by replacing the difference of the spike generation time between neurons with the pulse width of the write voltage. For that operation, shift register was added to the output of each neuron circuit to store the spike generation timing, and shift register output are used as learning data. As a result, a write voltage pulse suitable for discrete STDP learning was generated through the difference of the spike generation time detected by comparing the shift register output based on a clock, and through this, a discrete-time STDP learning circuit was designed to change the weight of the synaptic device. In addition, by designing a clock-based cascode current mirror neuron circuit, SNN hardware for the proposed discrete-time STDP learning circuit was constructed. The proposed SNN hardware and learning method are verified through MATLAB simulation, and can get 98.42% accuracy at 2000 epochs.
In this paper, an integrated circuit of the RRAM synapse-based SNN hardware structure applying the discrete-time STDP learning method is proposed. Discrete-time STDP learning was applied as the learning method of SNN, and the learning circuit was designed according to the characteristics of the TaOx RRAM synaptic device. In accordance with the characteristics of the synaptic device, a method of adjusting the weight of the RRAM was used by replacing the difference of the spike generation time between neurons with the pulse width of the write voltage. For that operation, shift register was added to the output of each neuron circuit to store the spike generation timing, and shift register output are used as learning data. As a result, a write voltage pulse suitable for discrete STDP learning was generated through the difference of the spike generation time detected by comparing the shift register output based on a clock, and through this, a discrete-time STDP learning circuit was designed to change the weight of the synaptic device. In addition, by designing a clock-based cascode current mirror neuron circuit, SNN hardware for the proposed discrete-time STDP learning circuit was constructed. The proposed SNN hardware and learning method are verified through MATLAB simulation, and can get 98.42% accuracy at 2000 epochs.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.