기존 폰 노이만 기반 컴퓨팅은 대용량 데이터 처리에 있어 높은 전력 소모, 제한된 정보처리 성능과 같은 비효율성 문제가 대두된다. 폰 노이만 구조 대체와 인공지능 처리에 적합한 아키텍처를 제작하기 위해 Event-driven 의 기능을 수행할 수 있는 ...
기존 폰 노이만 기반 컴퓨팅은 대용량 데이터 처리에 있어 높은 전력 소모, 제한된 정보처리 성능과 같은 비효율성 문제가 대두된다. 폰 노이만 구조 대체와 인공지능 처리에 적합한 아키텍처를 제작하기 위해 Event-driven 의 기능을 수행할 수 있는 인공 뉴런과 차세대메모리로 각광받는 시냅스 소자 연구가 많이 진행되고 있다. 하지만 이와 같은 연구 결과들은 단일 소자 레벨에서 연구가 많고 신물질기반 인공 시냅스를 뉴런의 스파이크로 구동시키는 회로는 드물게 보고되고 있다. 향후 뉴로모픽 컴퓨팅이 응용되기 위해서 하드웨어 기반 뉴런과 시냅스의 통합 가능성이 제시된 실험 결과들이 요구된다. 본 논문은 두 개의 뉴런과 하나의 시냅스를 통합한 하드웨어 기반 뉴런-시냅스-뉴런 네트워크에 대한 연구이다. 시냅스 소자로 사용된 MoS2 채널 기반 Floating gate transistor 의 특성에 맞게 회로를 설계하였으며, 시냅스는 Threshold switching 특성을 가진 인공 뉴런의 스파이크에 의해 구동이 되는 것이 특징이다. 제작된 하드웨어를 통하여 인공 뉴런의 Leaky Integrate-and-Fire 특성과 자극 전압의 세기에 따라 발화 주파수가 변화하는 Rate coding, 시냅스 소자의 컨덕턴스에 따라 후 뉴런의 발화 주파수가 변화하는 Synaptic performance 실험 결과를 얻었다. 또한 뇌와 신경계의 기본 학습 메커니즘으로 알려진 STDP 를 하드웨어에 적용시켜 스파이크 발화타이밍을 실시간으로 샘플링하여 시냅스 소자를 가소할 수 있었다. 인공 시냅스소자의 시냅스 가중치에 따라 신호 스파이크 정보를 변조할 수 있음을 검증하였으며, 노이즈가 없는 실험 결과는 대규모 고신뢰성 뉴로모픽 시스템을 구축할 수 있는 가능성을 시사한다.
기존 폰 노이만 기반 컴퓨팅은 대용량 데이터 처리에 있어 높은 전력 소모, 제한된 정보처리 성능과 같은 비효율성 문제가 대두된다. 폰 노이만 구조 대체와 인공지능 처리에 적합한 아키텍처를 제작하기 위해 Event-driven 의 기능을 수행할 수 있는 인공 뉴런과 차세대메모리로 각광받는 시냅스 소자 연구가 많이 진행되고 있다. 하지만 이와 같은 연구 결과들은 단일 소자 레벨에서 연구가 많고 신물질기반 인공 시냅스를 뉴런의 스파이크로 구동시키는 회로는 드물게 보고되고 있다. 향후 뉴로모픽 컴퓨팅이 응용되기 위해서 하드웨어 기반 뉴런과 시냅스의 통합 가능성이 제시된 실험 결과들이 요구된다. 본 논문은 두 개의 뉴런과 하나의 시냅스를 통합한 하드웨어 기반 뉴런-시냅스-뉴런 네트워크에 대한 연구이다. 시냅스 소자로 사용된 MoS2 채널 기반 Floating gate transistor 의 특성에 맞게 회로를 설계하였으며, 시냅스는 Threshold switching 특성을 가진 인공 뉴런의 스파이크에 의해 구동이 되는 것이 특징이다. 제작된 하드웨어를 통하여 인공 뉴런의 Leaky Integrate-and-Fire 특성과 자극 전압의 세기에 따라 발화 주파수가 변화하는 Rate coding, 시냅스 소자의 컨덕턴스에 따라 후 뉴런의 발화 주파수가 변화하는 Synaptic performance 실험 결과를 얻었다. 또한 뇌와 신경계의 기본 학습 메커니즘으로 알려진 STDP 를 하드웨어에 적용시켜 스파이크 발화타이밍을 실시간으로 샘플링하여 시냅스 소자를 가소할 수 있었다. 인공 시냅스소자의 시냅스 가중치에 따라 신호 스파이크 정보를 변조할 수 있음을 검증하였으며, 노이즈가 없는 실험 결과는 대규모 고신뢰성 뉴로모픽 시스템을 구축할 수 있는 가능성을 시사한다.
Conventional von Neumann-based computing have faced inefficiency problems such as high-power consumption and limited performance when processing large amounts of data. To replace the von Neumann structure and create an architecture suitable for artificial intelligence processing, much research is be...
Conventional von Neumann-based computing have faced inefficiency problems such as high-power consumption and limited performance when processing large amounts of data. To replace the von Neumann structure and create an architecture suitable for artificial intelligence processing, much research is being conducted on artificial neurons that can perform event-driven functions and synaptic devices, which are in the spotlight as next-generation memory. Extensive research endeavors are underway to supplant the von Neumann architecture, aiming to forge a framework aptly suited for the exigencies of artificial intelligence processing. These initiatives predominantly focus on the exploration of artificial neurons, capable of executing event-driven functions, and synaptic devices, which have garnered attention as promising contenders for next-generation memory. It is noteworthy, however, that the majority of research findings are predominantly confined to the examination of individual devices, with limited emphasis on the development of circuits propelling new material-based artificial synapses in tandem with neuronal spiking. In the prospective application of neuromorphic computing, there exists a pivotal need for empirical evidence demonstrating the feasibility of hardwarebased integration between neurons and synapses. This paper contributes to this imperative discourse by delving into an investigation centered on a hardwarebased neuron-synapse-neuron network, encompassing the integration of two neurons and one synapse. The devised circuit is meticulously tailored to align with the characteristics inherent to the MoS2 channel-based floating gate transistor employed as the synapse device. Notably, the synapse is distinguished by its responsiveness to the spikes generated by artificial neurons, which exhibit threshold switching characteristics.The experimental phase of this research involves the fabrication of hardware, yielding insightful results. These outcomes encompass examinations of the Leaky Integrate-and-Fire characteristics of artificial neurons, the phenomenon of rate coding wherein firing frequency dynamically adjusts based on the intensity of the stimulation voltage, and an evaluation of synaptic performance, whereby the firing frequency of the post-neuron is contingent upon the conductance of the synaptic element. Additionally, the incorporation of Spike-Timing-Dependent Plasticity (STDP), recognized as a fundamental learning mechanism within the biological brain and nervous system, into the hardware architecture facilitated real-time modulation of synaptic elements based on sampled spike firing timing. This validation process attested to the capacity for signal spike information to be modulated in accordance with the synaptic weight of the artificial synaptic device. The resultant noise-free experimental outcomes present a compelling case for the envisagement of constructing a large-scale, highly dependable neuromorphic system.
Conventional von Neumann-based computing have faced inefficiency problems such as high-power consumption and limited performance when processing large amounts of data. To replace the von Neumann structure and create an architecture suitable for artificial intelligence processing, much research is being conducted on artificial neurons that can perform event-driven functions and synaptic devices, which are in the spotlight as next-generation memory. Extensive research endeavors are underway to supplant the von Neumann architecture, aiming to forge a framework aptly suited for the exigencies of artificial intelligence processing. These initiatives predominantly focus on the exploration of artificial neurons, capable of executing event-driven functions, and synaptic devices, which have garnered attention as promising contenders for next-generation memory. It is noteworthy, however, that the majority of research findings are predominantly confined to the examination of individual devices, with limited emphasis on the development of circuits propelling new material-based artificial synapses in tandem with neuronal spiking. In the prospective application of neuromorphic computing, there exists a pivotal need for empirical evidence demonstrating the feasibility of hardwarebased integration between neurons and synapses. This paper contributes to this imperative discourse by delving into an investigation centered on a hardwarebased neuron-synapse-neuron network, encompassing the integration of two neurons and one synapse. The devised circuit is meticulously tailored to align with the characteristics inherent to the MoS2 channel-based floating gate transistor employed as the synapse device. Notably, the synapse is distinguished by its responsiveness to the spikes generated by artificial neurons, which exhibit threshold switching characteristics.The experimental phase of this research involves the fabrication of hardware, yielding insightful results. These outcomes encompass examinations of the Leaky Integrate-and-Fire characteristics of artificial neurons, the phenomenon of rate coding wherein firing frequency dynamically adjusts based on the intensity of the stimulation voltage, and an evaluation of synaptic performance, whereby the firing frequency of the post-neuron is contingent upon the conductance of the synaptic element. Additionally, the incorporation of Spike-Timing-Dependent Plasticity (STDP), recognized as a fundamental learning mechanism within the biological brain and nervous system, into the hardware architecture facilitated real-time modulation of synaptic elements based on sampled spike firing timing. This validation process attested to the capacity for signal spike information to be modulated in accordance with the synaptic weight of the artificial synaptic device. The resultant noise-free experimental outcomes present a compelling case for the envisagement of constructing a large-scale, highly dependable neuromorphic system.
Keyword
#인공 뉴런 Leaky-Integrate-and-Fire Rate coding 3 단자 인공 시냅스 Spike-Timing-Dependent Plasticity Event-driven system
학위논문 정보
저자
성용우
학위수여기관
고려대학교 대학원
학위구분
국내석사
학과
전기전자공학과 반도체 및 나노
지도교수
김규태,곽준영
발행연도
2024
총페이지
76 p
키워드
인공 뉴런 Leaky-Integrate-and-Fire Rate coding 3 단자 인공 시냅스 Spike-Timing-Dependent Plasticity Event-driven system
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.