- 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
- 검색연산자
| 검색연산자 | 기능 | 검색시 예 |
|---|---|---|
| () | 우선순위가 가장 높은 연산자 | 예1) (나노 (기계 | machine)) |
| 공백 | 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 | 예1) (나노 기계) 예2) 나노 장영실 |
| | | 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 | 예1) (줄기세포 | 면역) 예2) 줄기세포 | 장영실 |
| ! | NOT 이후에 있는 검색어가 포함된 문서는 제외 | 예1) (황금 !백금) 예2) !image |
| * | 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 | 예) semi* |
| "" | 따옴표 내의 구문과 완전히 일치하는 문서만 검색 | 예) "Transform and Quantization" |
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.
논문 상세정보
게이트 분할을 고려한 Lookup Table 방식의 기술 매칭 알고리듬
A Technology Mapping Algorithm for Lookup Table-based FPGAs Using the Gate Decomposition
Abstract
This paper proposes a new top-down technology mapping algorithm for minimizing the chip area and the path delay time of lookup table-based field programmable gate array(FPGA). First, we present the decomposition and factoring algorithm using common subexpre ssion which minimizes the number of basic logic blocks and levels instead of the number of literals. Secondly, we propose a cube packing algorithm considering the decomposition of gates which exceed m-input lookup table. Previous approaches perform the cube packing and the gate decomposition independently, and it causes to increase the number of basic logic blocks. Lastly, the efficiency.
저자의 다른 논문
참고문헌 (0)
- 이 논문의 참고문헌 없음
이 논문을 인용한 문헌 (0)
- 이 논문을 인용한 문헌 없음
원문보기
원문 PDF 다운로드
- ScienceON :
원문 URL 링크
- DBPia : 저널
원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)
DOI 인용 스타일
