$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

자연 산화막과 엑시머 레이저를 이용한 Poly-Si/a-Si 이중 박막 다결정 실리콘 박막 트랜지스터
Poly-Si Thin Film Transistor with poly-Si/a-Si Double Active Layer Fabricated by Employing Native Oxide and Excimer Laser Annealing 원문보기

전기학회논문지. The transactions of the Korean Institute of Electrical Engineers. C/ C, 전기물성·응용부문, v.49 no.1, 2000년, pp.24 - 29  

박기찬 (서울대 전기공학부) ,  박진우 (서울대 전기공학부) ,  정상훈 (서울대 전기공학부) ,  한민구 (서울대 전기공학부)

Abstract ▼ AI-Helper 아이콘AI-Helper

We propose a simple method to control the crystallization depth of amorphous silicon (a-Si) deposited by PECVD or LPCVD during the excimer laser annealing (ELA). Employing the new method, we have formed poly-Si/a-Si double film and fabricated a new poly-Si TFT with vertical a-Si offsets between the ...

주제어

#excimer laser annealing   #poly-Si TFT   #leakage current   #a-Si offset stability  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 다결정 실리콘의 물성적 결함을 보완할 수 있도록 박막 트랜지스터 제작 시에 손쉽게 비정질 실리콘 오프셋을 형성하여 누설 전류를 감소시키고, 장시간 구동에 대한 전기적 특성의 안정성을 개선하여 비정질 실리콘 브].막 트랜지스터와 다결정 실리콘 박막 트랜지스터의 장점을 동시에 이용할 수 있는 새로운 방법을 제안하고, 기초 실험 및 소자 제작을 통해서 이를 구현하였다.
  • 본 연구에서는 다결정 실리콘 박막 트랜지스터의 큰 누설 선류와 장시간 구동에 의한 전기적 특성 열화를 개선하기 위해 엑시머 레이저와 자연 산화막을 이용하여 추가의 공정 없이 비정질 실리콘 박막의 재결정화 깊이를 조절하여 다결 정 실리콘의 물성적 약점을 보완할 수 있는 poly-Si/a-Si의 이 중 박막을 제작하고 투과 전자 현미경을 이용하여 확인하였다. 이를 이용하여 수직형의 비정질 살리콘 오프셋을 갖는 새로운 다결정 실리콘 박막 트랜지스터를 제작하고 기존의 표준 구조 소자와 비교하여 ON/OFF 전류비가 최대 5배 이상 향상되어 스위칭 특성이 개선되었음을 확인하였다.
본문요약 정보가 도움이 되었나요?

참고문헌 (10)

  1. A.H. Firester, W.R. Roach and R. Stewart, 'Poly-Si TFT devices and their applications to LCDs,' Japan Display '92, p. 557, 1992 

  2. A.G. Lewis, D.D. Lee and R.H. Bruce, 'Polysilicon TFT circuit design and performance, IEEE J. Solid-State Circuits,' vol. 27, p. 1833, 1992 

    상세보기 crossref

  3. Y. Nishida, S. Yamamoto, S. Yamada, T. Hikichi, I. Asai and T. Hamano, 'Fully Integrated Poly-Si TFT CMOS Drivers for Self-Scanned Light Valve,' SID 92 Technical Digest, p. 609, 1994 

  4. J.G. Fossum, A.O. Conde, H. Shichijo and S.K. Banerjee, 'Anomalous leakage current in LPCVD polysilicon MOSFETs,' IEEE Trans. Electron Devices, vol. ED-32, no. 9, p. 1878, 1985 

    상세보기

  5. Michael Hack, Alan G. 'Physical Models for Degradation Effects in Polysilicon Thin-Film Transistors,' IEEE Trans. Electron Devices, vol. 40, no. 5, p. 890, 1993 

    상세보기 crossref

  6. Nakazawa, K. Tanaka, S. Suyama, K. Kato and S. Kohda, 'Lightly doped drain TFT structure for poly-Si LCDs,' SID 90 Technical Digest, p. 311, 1990 

  7. H.N. Chern, C.L. Lee, and T.F. Lei, 'The Effects of Fluorine Passivation on Polysilicon Thin-Film Transistors,' IEEE Trans. Electron Devices, vol. 41, no. 5, p. 698, 1994 

    상세보기 crossref

  8. A. G. Lewis, I. W. Wu, T. Y. Huang, M. Koyanagi, A. Chiang and R. H. Bruce, 'Small Geometry Effects in N- and P- Channel Polysilicon Thin Film Transistors,' IEDM Technical Digest, p. 260, 1988 

  9. John Y. W. Seto, 'The electrical properties of polycrystalline silicon films,' J. of Appl. Phys. vol. 46, no. 12, p. 5247, 1975 

    상세보기 crossref

  10. I.W. Wu, W.B. Jackson, T.Y. Huang, A.G. Lewis and A. Chiang, 'Mechanism of Device Degradation in n- and p- channel Polysilicon TFTs by Electrical Stressing,' IEEE Electron Device Lett., vol. 11, p. 167, 1990 

    상세보기 crossref

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로