$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] 안정적인 고속동작을 위한 다이내믹 D Flip-Flop
Dynamic D Flip-Flop for Robust and High Speed Operation 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.39 no.12 = no.306, 2002년, pp.1055 - 1061  

송명수 (삼성전자주식회사) ,  허준호 (고려대학교 전자공학과) ,  김수원 (고려대학교 전자공학과)

초록
AI-Helper 아이콘AI-Helper

기존 TSPC D 플립플롭은 한 종류의 클럭 신호만을 사용함으로서 고속 동작을 제한하던 레이싱 (racing) 문제를 제거하고, 구조 자체도 매우 간단하기 때문에 고속 동작이 용이한 장점을 가지고 있다. 또한 한 종류의 클럭을 사용하기 때문에 클럭 드라이버 및 클럭 네트워크가 간단해 진다는 장점이 있다. 하지만 이러한 구조는 글리치나 비대칭적인 전파 지연 시간과 같은 단점을 가지고 있다. 본 논문에서는 이러한 단점을 개선한 새로운 동적 플립플롭을 설계하였다. 제안된 구조는 출력의 불필요한 방전을 막기 위한 방전 억제 방식(Discharge Suppression Scheme)을 이용하여 출력의 글리치 현상을 완전히 제거하였으며, 최대 클럭 경사 민감도를 0.25ns에서 1ns로 4배 이상 향상시킬 수 있었다. 또한 기존 구조를 개선하여 트랜지스터 수를 줄(기고, 비대칭적인 전파 지연 시간을 대칭적으로 만들어 줌으로서 기존 구조에 비해서 약 30%의 속도 향상 효과를 얻을 수 있었다.

Abstract ▼ AI-Helper 아이콘AI-Helper

Conventional TSPC D flip-flop has the advantages of high speed, simple clock distribution, and no racing because of the single phase clocking strategy and its simple structure. But, it suffers from glitch, clock slope sensitivity and unbalanced propagation delay problems. Therefore, a new dynamic D ...

Keyword

#flip-flop   #glitch-free   #CLOCK slope immunity   #discharge suppression  

참고문헌 (5)

  1. Jiren Yuan and C. Svensson 'High-Speed CMOS Circuit Technique' IEEE J. of Solid-State Circuits, Vol. 24, No. 1, pp. 62-70, Feb. 1999 

    상세보기 crossref

  2. Q. Huang et all 'Speed Optimization of Edge-Triggered CMOS Circuits for Gigahertz Single-Phase Clocks' IEEE J. of Solid-State Circuits, Vol. 31, No. 1, pp. 456-465, March 1996 

    상세보기 crossref

  3. Vladimir Stojanovic and Vojin G.Oklobdzija 'Comparative Analysis of Master-Slave Latches and Flip-Flops for High-Performance and Low-Power Systems' IEEE J. Solid-State Circuits, Vol. 34, No. 4, pp. 536-548, Apr. 1999 

    상세보기 crossref

  4. Jan M. Rabaey, Digital Integrated Circuits, Prentice Hall, 1996, pp. 333-355 

  5. Kwan Yeob Chae et all 'New dynamic D Flop-Flops for High-speed and Low-power digital system' 7th Korean conference on semiconductors, pp. 161-162, jan. 2000 

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로