$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

회로 시뮬레이션을 위한 단일전자 트랜지스터의 과도전류 모델링
Transient Modeling of Single-Electron Transistors for Circuit Simulation 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.40 no.4 = no.310, 2003년, pp.1 - 12  

유윤섭 (한경대학교 정보제어공학과) ,  김상훈 (한경대학교 정보제어공학과)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 과도상태 회로 시뮬레이션에서 각각의 단일전자 트랜지스터 (Single electron transistor: SET)가 독립적으로 다루어질 수 있는 영역을 체계적으로 조사했다. Interconnection 정전용량이 충분히 큰 회로의 과도상태 시뮬레이션에서도 정상상태 경우와 마찬가지로 각각의 SET가 독립적으로 다뤄질 수 있음을 찾았다. 그러나, 각각의 SET들이 서로 독립적으로 다뤄질 수 있는 interconnection의 부하정전용량은 정상상태보다 약 10배 정도 크다. 이런 조건에서 SPICE에 적용 가능한 단일전자 트랜지스터 (Single electron transistor: SET)의 과도상태 compact 모델을 제시한다. 이 모델은 SPICE main routine의 admittance 행렬과 전류 행렬 구성 요소를 효율적으로 만들기 위해 새롭게 개발된 등가회로 접근방식에 기초한다. 과도상태 모델은 전자우물 안의 전자 개수를 정확히 계산하기 위해서 시변 master 방정식 solver를 각각 포함한다. 이 모델을 이용해서 단일전자 회로 및 단일전자 소자/회로와 CMOS 회로가 결합한 SET/CMOS hybrid 회로를 성공적으로 계산했다. SPICE에 적용된 기존의 시뮬레이터의 결과와 비교해서 상당히 일치하며 CPU 계산 시간도 더 짧아짐을 보인다.

Abstract ▼ AI-Helper 아이콘AI-Helper

In this study, a regime where independent treatment of SETs in transient simulations is valid has been identified quantitatively. It is found that as in the steady-state case, each SET can be treated independently even in the transient case when the interconnection capacitance is large enough. Howev...

주제어

#단열전자 트랜지스터   #과도전류   #등가회로   #hybrid 회로  

참고문헌 (22)

  1. Lingjie Guo, Effendi Leobandug, and Stephen Y.Chou, 'A Silicon Single-Electron Transistor Memory Operationg at Room Temperature', Science, Vol. 275, pp. 649-651, 1997 

    상세보기 crossref

  2. K. Yano, T. Ishii, T. Sano, T. Mine, F. Murai, T. Hashimoto, T. Kobayashi, T. Kure, and K. Seki, 'Single-Electron Memory for Giga-to-Tera Bit Storage', Proc. IEEE, Vol. 87, No. 4, pp. 633-651, 1999 

    상세보기 crossref

  3. Z. A. K. Durrani, A. C. Irvine, H. Ahmed, and Nakazato, 'A momory cell with single-electron and matal-oxide-semiconductor transistor integration', Appl. Phys. Lett, Vol. 74, pp. 1293-1295, 1999 

    상세보기 crossref

  4. Lei Zhuang, Lingjie Guo, and Stephen Y. Chou, 'Room Temerature Silicon Single-Electron Quantum-dot Transistor Switch', in IEDM Tech. Dig., pp 167-169, 1997 

  5. B. H. Choi, S. W. Hwang, I. G. Kim, H. C. Shin, Yong Kim, and E. K.Kim, 'Fabrication and room-temperature characterization of a silicon self-assembled quantum-dot transistor', Appl. Phys. Lett., Vol. 73, No. 21, pp. 3129-3131, 1998 

    상세보기 crossref

  6. Akira Fujiwara, Yasuo Takahashi, Kenji Yamazaki, Hideo Namatsu, Masao Nagase, Kenji Kurihara, and Katsumi Murase, 'Silicon double-island single-electron device', in IDEM Tech. Dig., pp. 163-166, 1997 

  7. Akiko Ohata, Akira Toriumi and Ken Uchida, 'Coulomb Blockade Effects in Edge Quantum Wire SOI MOSFETs', Jpn J. Appl. Phys., Vol. 36, No. 3B, pp. 1686-1689, 1997 

    상세보기 crossref

  8. H. Gravert and M. Devoret, Single Charge Tunneling, New York: Plenum, 1992 

  9. MOSES (A. N. Korotov, R. H. Chen, and K. K. Likharev, 'Possible performance of capacitively coupled single-electron transistors in digital circuits', J. Appl. Phys. Vol. 78, No. 4, pp. 2520-2530, 1995.) 

    상세보기 crossref

  10. SIMON (C. Wasshuber, H. Kosina, and S. Selberherr, 'SIMON-A Simulator for Singl-Electron Tunnel Devices and Circuits', IEEE Tran. Computer-AidedDesign, Vol. 16, No. 9, pp. 937-944, 1997.) 

    상세보기 crossref

  11. SENECA(L. R. C. Fonseca, A. N. Korotov, K. K. Likharev, and A. A. Odintsov, 'A numerical study of the dynamics and statistics of single electron systems', J. Appl. Phys., Vol. 78, No. 5, pp. 3238-3251, 1995.) 

    상세보기 crossref

  12. http://www-device.eecs.berkeley.edu/~bsim3 

  13. Y. S. Yu, S. W. Hwang, and D. Ahn, 'Macromodeling of single-electron transistors for efficient circuit simulation', IEEE Tran. Electron Devices., Vol. 46, No. 8, pp. 1667-1671, 1999 

    상세보기 crossref

  14. S. Amakawa, H. Majima, H. Fukui, M. Fujishima, and K. Hoh, 'single-electron circuit simulator', IEICE Tran. Electron., Vol. E81-C, pp. 21-29, 1998 

  15. M. Kirihara, K. Nakazato, and M. Wagner, 'Hybrid circuit simulator includig a model for single electron tunneling devices', Jpn. J. Appl. Phys., Vol. 38, pp. 2028-2032, 1999 

    상세보기 crossref

  16. SmartSpice User Manual, Vol 2, Silvaco International, 1997 and http://www.silvaco.com/products/analog/crusade/smartspice/smartspice_br.html 

  17. T. E. Hartman, 'Tunneling of a wave packet', J. Appl. Phy., Vol. 33, No. 12, pp. 3427-3433,1962 

    상세보기 crossref

  18. R. M. Kielkowski: Inside SPICE, New York: McGraw-Hill, 1994 

  19. P. Antognetti and G. Massobrio, Semiconductor device modeling with SPICE, New York: McGraw-Hill, 1988 

  20. Y. S. Yu, J. H. Oh, S. W. Hwang, and D. Ahn, 

    상세보기 crossref

  21. H. S. Lee, Y. S. Yu, and S. W. Hwang, 'Displacement current correction for the dc and transient simulation of single electron transistors', J. Korean Phy. Soc., Vol. 33, pp. s266-s269, 1998 

  22. M. Y. Jeong, Y. H. Jeong, S. W. Hwang, and D. M. Kim, 'Performance of single electron transistor logic composed of multi-gate single-electron transistors,' Jpn. J. Appl. Phys., Vol. 36, No. 11, pp. 6706-6710, 1997 

    상세보기 crossref

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로