$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

CISC 임베디드 컨트롤러를 위한 새로운 비동기 파이프라인 아키텍쳐, A8051
A New Asynchronous Pipeline Architecture for CISC type Embedded Micro-Controller, A8051 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.40 no.4 = no.310, 2003년, pp.85 - 94  

이제훈 (충북대학교 정보통신공학과 및 컴퓨터 정보통신연구소) ,  조경록 (충북대학교 전기전자공학부)

초록
AI-Helper 아이콘AI-Helper

비동기 설계 기법은 시스템 클럭을 사용하지 않고, 동작이 필요한 모듈만 활성화시켜 전력 및 성능면에서 동기식 설계 기법에 비해 높은 성능을 갖는다. 본 논문은 임베디드 컨트롤러인 Intel 80csl과 완전한 명령어 호환성을 갖고, 비동기식 파이프라인 구조로 최적화된 A8051 아키텍쳐를 제안한다. 다양한 어드레싱 모드와 명령어를 제공하는 CISC 명령어 수행 스킴은 동기식 파이프라인 구조에 적합하지 않고 많은 오버헤드를 유발한다. 본 논문에서는 명령어 실행 사이클을 비동기식 파이프라인 수행에 적합하도록 명령어별로 그룹화하고, 동기화 및 다중 실행 사이클로 인한 오버헤드로 발생된 버블을 제거함으로서 최적화하였다. 또한 적합한 분기 처리 기법 및 가변적인 명령어 길이의 처리 방법을 제시함으로서 명령어 수행시 필요한 상태 수를 최소화하고, 명령어 수행의 병렬성을 증가시켰다. 제안된 A8051 아키텍쳐는 Verilog HDL로 설계하여 0.,35㎛ CMOS 공정 표준 셀 라이브러리로 합성하였다. 실험 결과로 A8051은 36㎒ 클럭을 사용하는 인텔 80C51과 다른 비동기 80C51에 비해 약 24배의 성능 향상을 얻었다.

Abstract ▼ AI-Helper 아이콘AI-Helper

The asynchronous design methods proved to have the higher performance in power consumption and execution speed than synchronous ones because it just needs to activate the required module without feeding clock in the system. Despite the advantage of CISC machine providing the variable addressing mode...

주제어

#혼성신호 테스트   #오실레이  

참고문헌 (10)

  1. S. Hauck, 'Asynchronous design methodologes : an overview,' Proc. the IEEE, Vol. 83, No 1, pp. 69-93, Jan, 1995 

    상세보기 crossref

  2. M. B. Josephs, S. M. Nowic, C. H. Van Berkel, 'Modeling an Design fo Asynchronous Circuites,' Proc. the IEEE, Vol. 87, pp. 234-242, Feb, 1999 

    상세보기 crossref

  3. K. R. Cho, K. Okura, K. Asada, 'Design of a 32-bit Fully Asynchronous Microprocessor (FAM),' Proc. 35th Midwest Symp. on Circuits and Systems, Vol. 2, pp. 1500-1503, 1992 

    crossref

  4. T. Nanya et al., 'TITAC-2 : an asynchronous 32-bit microprocessor based on scalable-delay-insensitive model,' Prco. ICCD'97, pp. 288-294, 1997 

    crossref

  5. S. B. Furber, J. D. Garside, D. A. Gilbert, 'AMULET3 : a high-performance self-timed ARM microprocessor,', Proc. ICCD'98, pp. 247-252, 1998 

    crossref

  6. Jamin M. C.Tse and Daniel P. K. Lun, 'ASYNMPU : A Fully Asynchronous CISC Micro-processor,' ISCAS 1997, pp. 1816-1819, 1997 

    crossref

  7. H. van Gageldonk, D. Baumann, K van Berkel, D.Gloor, A.Peeters, and G. Stegmann, 'An asynchronous low-power 80C51 microcontroller,' Proc. International Symposium on Advanced Research in Asynchronous Circuits and Systems, pp. 96-107, 1998 

    crossref

  8. I. E. Sutherland, 'Micropipelines,' Communication of the ACM, Vol. 32, No. 6, pp. 720-739, 1989 

    상세보기 crossref

  9. Intel, 'Microprocessor and Peripheral Hand book,' 1997 

  10. D. Sima, T. Fountain and P. Kacsuk, 'Advanced Computer Architecture : A Design Space Approach,' Addison-wesley, 1997 

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로