$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Self Calibration Current Bias 회로에 의한 10-bit 100 MSPS CMOS D/A 변환기의 설계
A 10-bit 100 MSPS CMOS D/A Converter with a Self Calibration Current Bias Circuit 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.40 no.11 = no.317, 2003년, pp.83 - 94  

이한수 (㈜아날로그칩스) ,  송원철 (㈜아날로그칩스) ,  송민규 (동국대학교 반도체과학과)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 빠른 정착시간을 갖는 전류셀(Current Cell) 매트릭스의 구조와 출력의 Gain error를 보정할 수 있는 Self calibration current bias 회로의 기능을 가진 고성능 10-bit D/A 변환기를 제안한다. 매트릭스 구조 회로의 복잡성으로 인한 지연시간의 증가 및 전력 소모를 최소화하기 위해 상위 6MSB(Most Significant Bit)전류원 매트릭스와 하위 4LSB(Least Significant Bit)전류원 매트릭스로 구성된 2단 매트릭스 구조로 설계되어 있다. 이러한 6＋4 분할 구조를 사용함으로써 전류 원이 차지하는 면적과 Thermometer decoder 부분의 논리회로를 가장 최적화 시켜 회로의 복잡성과 Chip 사이즈를 줄일 수 있었고 낮은 Glitch 특성을 갖는 저 전력 D/A 변환기를 구현하였다. 또한 self Calibration이 가능한 Current Bias를 설계함으로서 이전 D/A 변환기들의 칩 외부에 구현하던 Termination 저항을 칩 내부에 구현하고 출력의 선형성 및 정확성을 배가시켰다. 본 연구에서는 3.3V의 공급전압을 가지는 0.35㎛ 2-poly 4-metal N-well CMOS 공정을 사용하였고, 모의 실험결과에서 선형성이 매우 우수한 출력을 확인하였다. 또한 소비전력은 45m W로 다른 10bit D/A 변환기에 비해 매우 낮음을 확인 할 수 있었다. 실제 제작된 칩은 Spectrum analyzer에 의한 측정결과에서 100㎒ 샘플링 클럭 주파수와 10㎒ 입력 신호 주파수에서 SFDR은 약 65㏈로 측정되었고, INL과 DNL은 각각 0.5 LSB 이하로 나타났다. 유효 칩 면적은 Power Guard ring을 포함하여 1350㎛ × 750 ㎛ 의 면적을 갖는다.

Abstract ▼ AI-Helper 아이콘AI-Helper

In this paper. a highly linear and low glitch CMOS current mode digital-to-analog converter (DAC) by self calibration bias circuit is proposed. The architecture of the DAC is based on a current steering 6＋4 segmented type and new switching scheme for the current cell matrix, which reduced non-linear...

주제어

#CMOS Digital to Analog Converter  

참고문헌 (12)

  1. David A. Johns and Ken Martin, 'Analog Ingetrated Circuit Design,' John Wiley & Sons Inc., 1997, pp. 463-486 

  2. Mikael Gustavsson, J. Jacob Wikner, Nianxiong Nick Tan, 'CMOS Data Converters for Communications,' Kluwer Academic Publishers, 2000, pp. 87-124 

  3. Jose Bastos, 'A 12-Bit Intrinsic Accuracy High Speed CMOS DAC,' IEEE J. Solid-State Circuits, vol. 33, no. 12, pp. 1959-1969, Dec. 1998 

    상세보기 crossref

  4. Chi Hung Lin and Klaas Bult, 'A 10-b 500Msample/s CMOS DAC in 0.6mm,' IEEE J. Solid-State Circuits, vol. 33, no. 12, pp. 1948-1958, Dec. 1998 

    상세보기 crossref

  5. J.H. Kim and K.S. Yoon, 'An 8-Bit CMOS 3.3V 65MHz Digital to Analog Converter with a Symmetric Two-Stage Current Cell Matrix Architecture' IEEE Trans. Circuits Systs.II, vol. 45, no. 12, pp. 1605-1609, Dec. 1998 

    상세보기 crossref

  6. 박진, 김창호, 이승훈, '고속 영상신호 처리를 위한 3V 12b 70MHz CMOS D/A 영상신호처리용 CMOS D/A변환기,' IDEC MPW 발표회 논문집, pp. 191-196 

  7. 이승훈외, '높은 선형성을 가진 3V 10b 영상신호 처리용 CMOS D/A변환기' 전자공학회논문지, vol. 34C, no. 6, pp. 28-36, 1997 

  8. 류기홍, '12비트 CMOS 전류셀 매트릭스 D/A 변환기 설계' 전자공학회논문지, vol. 36C, no. 8, pp. 10-21, 1999 

  9. 이승훈, 김범섭, 송민규, 최중호 공저, 'CMOS 아날로그 / 혼성모드 집적시스템 설계(상)' 시그마 프레스, 1999, pp. 98-106 

  10. 이승훈, 김범섭, 송민규, 최중호 공저, 'CMOS 아날로그 / 혼성모드 집적시스템 설계(하)', 시그마 프레스, 1999, pp. 63-98 

  11. 박홍준, 'CMOS 아날로그 집적회로 설계(상)', 시그마프레스, 1999, pp. 451-459 

  12. 김지현, 권용복, 윤광섭, '2단 전류셀 매트릭스 구조를 지닌 고속 8비트 CMOS D/A 변환기,' 전자공학회논문지, vol. 35C, no. 4, pp. 305-306, 1998 

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로