$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

산화막위에 증착된 금속박막과 산화막과의 계면결합에 영향 미치는 열처리 효과
Annealing Effect on Adhesion Between Oxide Film and Metal Film 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.41 no.1 = no.319, 2004년, pp.15 - 20  

김응수 (부산외국어대학교 디지털정보공학부)

초록
AI-Helper 아이콘AI-Helper

산화막위에 증착된 금속박막과 산화막과의 계면효과를 조사하였다. 산화막으로는 현재 반도체소자제조공정에 많이 사용되고 있는 BPSG 산화막과 PETEOS 산화막을 사용하였다. 이 두 종류의 산화막위에 적층구조의 금속박막을 형성한 후, 금속박막의 열처리에 의한 계면의 영향을 SEM (scanning electron microscopy), TEM (transmission electron microscopy), AES (auger electron spectroscopy)를 사용하여 조사하였다. BPSG 산화막위에 증착된 금속박막을 $650^{\circ}C$ 이상에서 RTP anneal을 한 경우, BPSG 산화막과 금속박막의 계면결합상태가 좋지 않았고, BPSG 산화막과 금속박막의 계면에 phosphorus가 축적된 영역을 확인하였다. 반면에 PETEOS 산화막위에 증착된 금속박막의 경우, RTP anneal 온도에 관계없이 계면결합상태는 좋았다. 본 연구에서 BPSG 산화막위에 금속박막을 증착할 경우 RTP anneal 온도는 $650^{\circ}C$ 보다 작게 하여야 함을 알 수 있었다.

Abstract ▼ AI-Helper 아이콘AI-Helper

The interfacial layer between the oxide film and the metal film according to RTP annealing temperature of metal film has been studied. Two types of oxides, BPSG and PETEOS, were used as a bottom layer under multi-layered metal films. We observed the interface between oxide and metal films using SEM ...

주제어

#RTP anneal   #BPSG   #PETEOS   #phosphorus   #accumulation  

참고문헌 (8)

  1. J. D. Plummer, M. D. Deal, P. B. Griffin, Silicon VLSI Technology, fundamentals, Practice and Modiling, Prentice Hall, 2000 

  2. B. Yu, 'CMOS Transistor in nanoscale Era,' IEICE Trans. Electron., vol. E85-c, no. 5, pp. 1052-1056, 2002 

  3. W. J. Cho, Y. C. Kim, E. S. Kim, and H. S. Kim, 'Effects of oxidation ambient and low temperature post oxidation anneal on the silicon/oxide interface structure and the electrical properties of the thin gate oxide,' Jpn. J. Appl. Phys., vol.38, no. 1A, 12-16, 1999 

    상세보기 crossref

  4. W. J. Cho, E. S. Kim, J. J. Kang, K. K. Rha, and H. S. Kim, 'Annealing effect of polysilicon electrode on thin gate oxide,' Extended Abstracts (The 44th Spring Meeting, 1997); The Japan Society of Applied Physics and Related Societies, 662 

  5. M. Nandakumar, A. Chatterjee, S. Sridhar, K. Joyner, M. Rodder and I. C. Chen, 'Shallow trench isolation for advanced ULSI CMOS technologies,' IEDM, 1998. 133 

    crossref

  6. D. Tobben, D. Groteloh, and O. Spindler, 'Low dielectric constant spin-on materials for intermetal dielectric applications: A comparative study,' Proceedings of 2nd Inter. Dielectrics for VLSI/ ULSI Multilevel Interconnection Conference 29, 1996 

  7. Semiconductor Industry Association, 'The national technology roadmap for semiconductors,' 1999 

  8. M. Igarashi, A. Harada, H. Kawashima, N. Morimoto, Y. Kusumi, T. Saito, A. Ohsaki, T. Mori, T. Fukuda, Y. Toyonealing temperature of metal films. 

저자의 다른 논문 :

관련 콘텐츠

이 논문과 함께 이용한 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로