$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

RLC 연결선의 버퍼 삽입 방법
A Buffer Insertion Method for RLC Interconnects 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.41 no.2 = no.320, 2004년, pp.67 - 75  

김보겸 (숭실대학교 컴퓨터학과) ,  김승용 (숭실대학교 컴퓨터학과) ,  김석윤 (숭실대학교 컴퓨터학과)

초록
AI-Helper 아이콘AI-Helper

본 논문은 인덕턴스 성분을 포함한 단일 도선 및 트리 구조 RLC 연결선의 버퍼 삽입 방법을 제시한다. 이를 위해 먼저 CMOS 버퍼가 구동하는 단일 RLC 도선에 대한 시간 지연의 대수식을 제시한다. 이 수식은 현재의 서브마이크로미터 공정을 위한 n-th power law 기반에서 유도되었으며, 다양한 RLC 부하를 가지고 실험해 본 결과, 실제 SPICE 시뮬레이션 결과에 비해 최대 9％ 오차를 갖는 것으로 나타났다. 본 논문은 이 지연 시간 수식을 바탕으로 단일 도선 RLC 연결선을 여러 개로 나누는 버퍼 삽입에 관한 수식과 RLC 트리 연결선의 시간 지연을 최적화하기 위해 삽입될 버퍼의 사이즈를 결정하는 알고리듬을 제시한다. 제시된 버퍼 삽입 알고리듬은 0.25㎛ CMOS 공정의 트리 연결선에 적용하였으며, HSPICE 결과를 이용하여 정확도를 검증하였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

This paper presents a buffer insertion method for RLC-class interconnect structured as a sin91e line or a tree. First, a closed form expression for the interconnect delay of a CMOS buffer driving single RLC line is represented. This expression has been derived by the n-th power law for deep submicro...

주제어

#Terms-Inductance   #interconnect   #buffer insertion   #tree  

참고문헌 (15)

  1. J. M. Rabaey, Digital Integrated Circuits, A Design Perspective. Englewood Cliffs, NJ : Prentice-Hall, 1996 

  2. S. Bothra, B. Rogers, M. Kellanm, and C. M. Osburn, 'Analysis of the effects of scaling on interconnect delay in ulsi circuits,' IEEE Trans. Electron Devices, vol. 40, pp. 591-597, Mar. 1993 

    상세보기 crossref

  3. T. Sakurai, 'Approximation of wiring delay in MOSFET LSI,' IEEE J. Solid-State Circuits, vol. SC-18, pp. 418-426, Aug. 1983 

  4. A. Deutch et al., 'When are transmission-line effects important for on-chip interconnections?.' IEEE Trans. Microwave Theory Tech., vol. 45, pp. 1836-1846, Oct. 1997 

    상세보기 crossref

  5. Y. Massoud, S. Majors, T. Bustami, snd J. White, 'Layout techniques for minimizing on-chip interconnect self inductance,' in Proc. IEEE/ ACM Design Automat. Conf., June 1998, pp. 566-571 

    crossref

  6. Y. I. Ismail, E. G. Friedman, and J. L. Neves, 'Figures of merit to characterize the importance of on-chip inductance,' in Proc. IEEE/ACM Design Automat. Conf., June 1998, pp. 560-565 

    crossref

  7. L. T. Pillage, 'Coping with RC(L) interconnect design headaches,' in Proc. IEEE/ACM Int. Conf. Comput.-Aided Design, Sept. 1995, pp. 246-253 

    crossref

  8. H. B. Bakoglu and J. D. Meindl, 'Optimal interconnection circuits for VLSI,' IEEE Trans. Electron Devices, vol. ED-32, pp. 903-909, May. 1985 

  9. V. Adler and E. G. Friedman, 'Repeater design to reduce delay and power in resistive interconnect,' in Proc. IEEE Int. Symp. Circuits Systems, June1997, pp. 2148-2151 

    crossref

  10. C. J. Alpert and A. Devgan, 'Wire segmenting for improved buffer insertion,' in Proc. IEEE/ACM Design Automat. Conf., June 1997, pp. 649-654 

  11. T. Sakurai, A. R. Newton, 'A Simple MOSFET Model for Circuit Analysis,' IEEE Transactions on Electron Devices, vol. 38, No. 4, pp. 887-894, Apr. 1991 

    상세보기 crossref

  12. Y. I. Ismail and E. G. Friedman, 'Optimum repeater insertion based on a CMOS Delay model for on-chip RLC interconnect,' in Proc. IEEE ASIC Conf., Sept. 1998, pp. 369-373 

    crossref

  13. H. B. Bakoglu, Circuits, Interconnentions, and Packaging for VLSI Addison-Wesley Publishing Company, 1990 

  14. Y. I. Ismail and E. G. Friedman, 'Effects of inductance on the propagation delay and repeater insertion in VLSI circuits,' in Proc. ACM/IEEE Design Automat. Conf., June 1999, pp. 721-724 

  15. Y. I. Ismail snd E. G. Friedman, and J. L. Neves, 'Repeater Insertion in Tree Structured Inductive Interconnect,' IEEE Trans. Circuits and Systems II, vol. 48, No. 5, May 2001 

    crossref

저자의 다른 논문 :

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로