[논문]RF Front End의 결함 검출을 위한 새로운 온 칩 RF BIST 구조 및 회로 설계

류지열; 노석호

RF Front End의 결함 검출을 위한 새로운 온 칩 RF BIST 구조 및 회로 설계
New On-Chip RF BIST(Built-In Self Test) Scheme and Circuit Design for Defect Detection of RF Front End 원문보기

한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences, v.8 no.2, 2004년, pp.449 - 455

류지열 (애리조나주립대학교 전기공학과) , 노석호 (안동대학교 전자공학과)

초록
AI-Helper

본 논문에서는 입력 정합(input matching) BIST(Built-In Self-Test, 자체내부검사) 회로를 이용한 RF front end(고주파 전단부)의 새로운 결함 검사방법을 제안한다. 자체내부검사 회로를 가진 고주파 전단부는 1.8GHz LNA(Low Noise Amplifier, 저 잡음 증폭기)와 이중 대칭 구조의 Gilbert 셀 믹서로 구성되어 있으며, TSMC 40.25{\mu}m$ CMOS 기술을 이용하여 설계되었다. catastrophic 결함(거폭 결함) 및 parametric 변동 (미세 결함)을 가진 고주파 전단부와 결함을 갖지 않은 고주파 전단부를 판별하기 위해 고주파 전단부의 입력 전압특성을 조사하였다. 본 검사방법에서는 DUT(Device Under Test, 검사대상이 되는 소자)와 자체내부검사회로가 동일한 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전압계와 고주파 전압 발생기만 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다.

Abstract ▼ AI-Helper

This paper presents a novel defect detection method for one chip RF front end with fault detection circuits using input matching measurement. We present a BIST circuit using 40.25{\mu}m$ CMOS technology. We monitor the input transient voltage of the RF front end to differentiate faulty and fault-free RF front end. Catastrophic as well as parametric variation fault models are used to simulate the faulty response of the RF front end. This technique has several advantages with respect to the standard approach based on current test stimulus and frequency domain measurement. Because DUT and fault detection circuits are implemented in the same chip, this test technique only requires use of digital voltmeter (RMS meter) and RF voltage source generator for simpleand inexpensive testing.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 입력 임피던스 정합 자체내부검사 회로를 이용해서 비선형 특성을 가진 고주파 전단부에 대한 새로운 결함 검사기술을 제안한다. 여기서 고주파 전단부와 자체내부검사 회로는 TSMC 0.
본 논문에서는 입력정합을 이용하여 자체 내부 검사 회로를 가진 고주파 전단부의 새로운 결함검사 기술을 제안하였다. TSMC 0.
이러한 검사기술은 결함 검 출시 상용의 디지털 전압계와 고주파 전압 발생기만 필요하다. 본 연구에서는 거폭 결함과 미세결함 등을 가진 고주파 전단부와 이러한 결함을 갖지 않은 고주파 전단부를 판별하기 위해 고주파 전단부의 입력 전압 특성을 조사하였다.

제안 방법

본 논문에서는 입력정합을 이용하여 자체 내부 검사 회로를 가진 고주파 전단부의 새로운 결함검사 기술을 제안하였다. TSMC 0.25Um CMOS 기술을 이용해서 자체내부 검사 회로를 가진 고주파 전단부를 설계하였다.고주파 전단부 내부에서 발생한 거폭 결함뿐만 아니라 미세 결함도 함께 고려하였다.
고주파 전단부 내부에서 발생한 거폭 결함뿐만 아니라 미세 결함도 함께 고려하였다. 결함을 가진 고주파 전단부를 판별하기 위해 고주파 전단부의 입력단에서 입력 전압 특성을 조사하였다. 본 논문에서 제안한 결함 검 사기술은 검사대상 소자와 자체내부 검사 회로 가 동일한 칩상에 설계되어 있기 때문에 측정이 간단하고, 측정비용이 저렴하다는 장점이 있다.
25Um CMOS 기술을 이용해서 자체내부 검사 회로를 가진 고주파 전단부를 설계하였다.고주파 전단부 내부에서 발생한 거폭 결함뿐만 아니라 미세 결함도 함께 고려하였다. 결함을 가진 고주파 전단부를 판별하기 위해 고주파 전단부의 입력단에서 입력 전압 특성을 조사하였다.
그림 2는 저잡음 증폭기 (또는 믹서 LO) 와 ampl (또는 amp2)의 입력에 대해 등가회로를 나 타낸 것이며, 식 ⑴과 ⑵는 그에 따른 전압을 수식으로 표현한 것이다. 그림 1과 2(여기서 저잡음 증폭기 입력에 대해서 k=l, 믹서 입력에 대해서 k=2를 사용)에 나타나 있듯이 입력에서 고주파 전 단부의 입력전압 vtestk(out)을 측정하였다.
본 논문에서 제안하는 검사 방법의 핵심 아이디어는 50Q의 입력 정합 임피던스를 가진 자체 내 부검사 회로를, 고주파 전단부를 구성하고 있는 저잡음 증폭기와 믹서의 입력단에 각각 삽입하여 5W 입력 정합 상태를 자동적으로 검출하여 그 값을 이용하여 고주파 전단부의 결함 유무를 찾아내 는 것이다. 여기서 결함을 갖지 않은 저잡음 증폭 기와 믹서는 각각 50Q의 입력 임피던스와 출력임 피던스를 갖지만, 결함이 발생하면 저잡음 증폭기 와 믹서 내부에 임피던스 변화가 생기며 이러한 변화에 의해 고주파 전단부에서의 입력전압 변화를 확인할 수 있게 된다.
본 논문에서는 그림 3 및 4와 같이 고주파 전단 부의 구성 요소인 MOSFET, 저항, 커패시터 및 인덕터에 대해 다양한 거폭 결함 모델과 미세 결함 모델을 고려하였는데, 거폭 결함 모델로는 개 방 결함(open fault: OF), 단락 결함(short fault: SF) 및 게이트-산화 물간 단락 결함(Gate-oxide short fault: GOSF)을 고려하였다⑸. 그림.
본 논문에서는 입력 임피던스 정합 자체내부검사 회로를 이용해서 비선형 특성을 가진 고주파 전단부에 대한 새로운 결함 검사기술을 제안한다. 여기서 고주파 전단부와 자체내부검사 회로는 TSMC 0.25um CMOS 기술을 이용해서 동일한 칩 상에 설계되었다. 이러한 검사기술은 결함 검 출시 상용의 디지털 전압계와 고주파 전압 발생기만 필요하다.
8GHz 저 잡음 증폭기와 이중 대칭 구조의 Gilbert 셀 믹서를 설계하였다. 측정시스템은 DUT, 1.8GHz 정현파 신호를 가진 고주파 전압 발생기, 4개의 스위치, 고주파 전단부의 입력 및 출력 정합을 위한 3개의 외부 50« 임피던스, 고주파 전단부를 구동하기 위한 전원공급기와 2대의 디지털 멀티 미터로 구성되어 있다.
그림 1은 본 논문에서 제안하는 고주파 전단부의 새로운 결함 검사 방법을 나타낸 것이다. 회로 내의 결함을 검출하기 위해 TSMC 0.25um CMOS 기술을 이용해서 1800 DCS용 1.8GHz 저 잡음 증폭기와 이중 대칭 구조의 Gilbert 셀 믹서를 설계하였다. 측정시스템은 DUT, 1.

대상 데이터

시뮬레이션에 사용한 결함 모델로서 81개의 서로 다른 거폭 결함 모델들을 사용하였는데 그림 8은 이러한 결함들에 대한 퍼센트 오차 결과를 나 타낸 것이다. 저항을 포함하여 각 회로 요소들에 대한 설명은 그림 5에 표현되어 있다.
미세 결함 모델로는 저항에 대해서는 원래 값에 대해 ±5% 변동, 커패시터와 인덕터는 ±10% 변동, 그리고 MOSFET에 대해서는 ±20% 채널 폭 변동올 각각 고려하였다[7, 11]. 시뮬레이션에서는 결함을 갖지 않은 모델(1개)과 81개의 서로 다른 거폭 결함 모델 58개의 서로 다른 미세 결함 모델을 포함하여 총 140개의 서로 다른 모델을 사용하였다.
만약 고주파 전단부를 구성하는 요소 중 어느 한 성분에 단락 결함이나 개방 결함이 발생한다든지, 미세 결함이 발생하면 입력 정합 임피던스는 50Q이 아니라 다른 값을 갖게 되어 입력신호의 손실을 초래하게 된다. 자체 내부검사 블럭은 2개의 합산 기와 2개의 반전 증폭기 (ampl, amp2)로 구성되어 있으며, 고주파 전단 부와 같이 0.25um CMOS 기술로 설계되었다. 반 전 증폭기는 입력신호의 반사를 최소로 줄이기 위해 각각 50Q의 입력 정합임피던스를 가지며, 3의 이득과 180" 위상을 가진다.

성능/효과

결함이 있는 경우 Z, 顽冲戸5(或이므로, vlB(l/3)vre- fk가 되어서, vtestk(out)xO(직류가 아닌 값)가 된다. 결론적으로 vtestk(out)값을 측정했을 때 그 값이 직 류 값이면 회로에 결함이 없음을 의미하며, 직류 값이 아니면 회로에 결함이 있음을 의미한다.
자 체내부 검사 회로가 차지하는 면적은 고주파 전단부가 차지하는 전체 면적의 약 10%에 불과하다. 본 논문에서 제안하는 검사 기술을 이용하여 시뮬레이션해 본 결과 거폭 결함에 대해서는 100%, 미세결함에 대해서는 약 79%의 높은 결함 검출 결과를 보였다.
결함을 가진 고주파 전단부를 판별하기 위해 고주파 전단부의 입력단에서 입력 전압 특성을 조사하였다. 본 논문에서 제안한 결함 검 사기술은 검사대상 소자와 자체내부 검사 회로 가 동일한 칩상에 설계되어 있기 때문에 측정이 간단하고, 측정비용이 저렴하다는 장점이 있다. 자 체내부 검사 회로가 차지하는 면적은 고주파 전단부가 차지하는 전체 면적의 약 10%에 불과하다.
그림 8에 나타나 있듯이 결함들 중 거의 대부분이 50% 이 상의 퍼센트 오차를 보였고, 51개의 결함들은 100% 이상의 아주 우수한 퍼센트 오차를 보였다. 이러한 결과는 본 논문에서 제안하는 결함 검사 방법으로 거폭 결함을 100% 검출할 수 있음을 보여준다. 여기서 퍼센트 오차는 식(5)를 이용하여 계산하였다.
또 한 큰 값의 전압 변화가 측정되면 입력단에 결함 이 있음을 알 수 있으며, 작은 값의 전압 변화가 측정되면 출력단에 결함이 있음을 알 수 있다. 전 체적으로 저항의 결함이 가장 큰 변화를 보였고, 인덕터, MOSFET, 커패시터의 순으로 변화를 보였다. 이러한 결과들은 검사 입력 단자에 바로 연결되어 있는 성분들의 결함, 특히 저항 R1의 단락 결함의 결과로부터 예측할 수 있으며, 고주파 검 사대 상소 자의 입력 임피던스를 측정하고 식 (1) 〜 (4) 를 이용하여 계산할 수 있다.

후속연구

향후 연구과제로서 본 논문에서 제안한 결함 검출 기술과 더불어 고주파 전단부의 전압이득 및 잡음지수 등을 측정할 수 있는 입출력 성능검사 기능을 가진 고주파 자체내부 검사 회로를 고주파 전단부와 동일한 칩상에 설계하고 제작할 계획이 다.

참고문헌 (11)

E. P. Vandamme, M. M. P. Schreurs, and C. van Dinther, 'Improved Three-Step De-Embedding Method to Accurately Account for the Influence of Pad Parasitics in Silicon On-Wafer RF Test-Structures', IEEE Tran. Electronic Devices, Vol. 48, No. 4, pp. 137-142, April 2001
K. C. Craig, S. P. Case, R. E. Neese and C. D. DePriest, 'Current and Future Trusting in Automated RF and Microwave Testing', IEEE, pp. 183-186, 1994
M. Soma, 'Challenges and Approaches in Mixed Signal RF Testing', IEEE, pp. 33-37, 1997
W.A. Pleskacz, D. Kasprowicz, T. Oleszczak and W. Kuzmicz, 'CMOS Standard Cells Characterization for Defect Based Testing', IEEE International Symposium on DFT in VLSI Systems, 2001
A.J. Bishop and A. Ivanov, 'On the Testability of CMOS Feedback Amplifiers', IEEE, pp. 65-73, 1994
S. Yu, B.W. Jervis, K.R. Eckersall, I.M. Bell, A.G. Hall and G.E.Taylor, 'Neural Network Approach to fault Diagnosis in CMOS Opamp with Gate Oxide Short', Electronics Letters, Vol. 30, No. 9, pp. 695-696, April 1994

상세보기
A. Fathy et al, 'Design of Embedded Passive Component in LTCC-M Technology', IEEE MTT-S Digest, pp. 1281-1284, 1998
D. Lupea et al, 'RF-BIST: Loopback Spectral Signature Analysis', IEEE Design, Automation and Test in Europe Conference and Exhibition, March 2003
J. Dabrowski, BiST Model for IC RF-Tr-ansceiver Front-End, 2003 Proceedings of the 18th IEEE International Symposium on DEFECT and FAULT TOLERANCE in VLSI SYSTEMS, pp. 295-302, November 2003. [9]
R. Voorakaranam, S. Cherubal and A. Chatterjee, A Signature Test Framework for Rapid Production Testing of RF Circuits, Proceedings of the 2002 Design, Automation and Test in Europe Conference and Exhibition, pp. 186-191, March 2003
Z. H. Liu, 'Mixed-Signal Testing of Integrated Analog Circuits and Electronic Modules', PhD thesis, Ohio University, March 1999

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증