선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 메모리 접근 횟수를 최소화하여야 한다. 본 논문에서는 HVIA-GE 카드에 64MB의 SDRAM올 사용하여 효율적인 방법으로 ATT를 저장하도록 하였다. HVIA-GE 카드가 1024개의 VI를 지원하고 각 VI당 하나의 메모리를 할당한다고 할 때, 각각의 VI는 평균적으로 60MB 정도의 데이타를 처리할 수 있는 크기이다.
- 본 논문에서는 VIA 프로토콜을 하드웨어로 구현한 HVIA-GE의 구현방법 및 성능을 제시하였다. HVIA-GE는 VIA 프로토콜 엔진 및 기가비트 이더넷 컨트롤러를 탑재하고 있으며, virtual-to-physical 주소변환 및 Doorbell, 그리고 송수신 트랜잭션의 완료 메커니즘을 커널의 개입 없이 하드웨어로 구현하였다.
- 본 논문에서는 고성능 PC 클러스터 시스템의 효율적인 구축을 위하여 기가비트 이더넷을 기반으로 한 하드웨어 VIA 카드(HVIA-GE)를 개발하였다. HVIA-GE는 PCI 33MHz/32bit 기반의 plug-in 카드로 개발되었으며, VIA 프로토콜 처리를 위해 FPGA가 사용되었고, 물리적인 네트워크로 기가비트 이더넷 칩올 사용하였다.
제안 방법
- 이러한 방법을 하드웨어 VIA 구현에 채택하게 되면, VIA 엔진이 Doorbell을 체크하기 위한 폴링 시간이 증가하게 되고, 포스트되는 송수신 트랜잭션의 개수가 늘어나게 되면 더 많은 시간을 소비하게 된다. HVIA-GEe 이러한 단점을 극복하기 위해 카드 내에 레지스터를 마련하여 Doorb이1로 지정하고 사용자 프로세스에서 접근 가능 하도록 하였다. 송수신 함수 호출 시 WQ 에 VI 디스크립터를 쓰고 나면 사용자 프로세스에서 직접 Doorbell 영역에 값을 쓰도록 구현하였다.
- HVIA-GE는 VIA 프로토콜 엔진 및 기가비트 이더넷 컨트롤러를 탑재하고 있으며, virtual-to-physical 주소변환 및 Doorbell, 그리고 송수신 트랜잭션의 완료 메커니즘을 커널의 개입 없이 하드웨어로 구현하였다. 특히 ATT를 HVIA-GE 카드내의 SDRAM에 저장하여 VIA 프로토콜 엔진이 직접 주소변환을 제어함으로써 효과적인 주소변환이 이루어 지도록 하였다.
- 이때 RX 디스크립터 컨트롤러는 RX 디스크립터를 참조하여 전송된 패킷을 알게 되며 이 데이타를 Receive FIFO 로 올려주게 된다. 그리고 데이타는 DMA를 통해 호스트 메모리로 보내어 진다.
- 또한 송수신 트랜잭션의 완료는 CQ 사용시 VI 디스크립터 핸들을 추가로 DMA 해야 하는 부담을 피하기 위해, VI 디스크립터의 Done 비트만을 사용해 구현하였다. 그리고, HVIA-GE 카드의 래지스터를 이용하여 송수신 트랜잭션올 사용자 프로세스에서 직접 카드에 알릴 수 있도록 Doorbell 메커니즘을 하드웨어로 구현하였다. 마지막으로 virtual-to-physical 주소 변환 올 카드 내에서 모두 처리할 수 있도록 ATT를 HVIA-GE 카드의 SDRAM에 저장함으로써 송수신 시에 발생하는 주소변환 시간을 최소화하였다.
- 후자의 경우, CQ에 VI 디스크립터 핸들을 추가로 DMA해야 하는 오버헤드가 있다. 따라서, 본 논문의 HVIA-GE는 CQ를 사용하지 않고 VI 디스크립터내 Status Field의 Done 비트만을 업데이트 하도록 하였다.
- 특히 ATT를 HVIA-GE 카드내의 SDRAM에 저장하여 VIA 프로토콜 엔진이 직접 주소변환을 제어함으로써 효과적인 주소변환이 이루어 지도록 하였다. 또한 PCI 인터페이스로 직 올 직접 구현하여 DMA 초기화에 따른 소요 시간을 최소화 하였다.
- 2 배포판올 사용하였다. 또한 본 논문에서는 AceNIC의 AceNIC Tigon II 칩이 장착된 기가비트 이더넷 카드를 사용하여, 위와 동일한 PC 클러스터 환경에서 TCP/IP 및 M-VIA 성능올 측정하여 비교 분석하였다. 실험에 사용된 프로그램은 HVIA-GE의 경우, VIPL올 사용하여 ping-pong 프로그램올 직접 제작하였으며, M-VIA의 성능은 배포판에 포함된 vnettest롤 이용하였고, TCP/IP는 소켓 라이브러리를 이용하여 vnettest를 수정하여 사용하였다.
- 우선 실행되는 옹용 프로그램의 성격에 따라 저장해야 할 VI 디스크립터가 매우 많아질 수 있으므로 모든 VI 디스크립터를 HVIA-GE 카드에 저장하는 것은 불가능하다’ 따라서 WQ는 호스트 메모리에서 생성 및 저장하되 현재 송수신 진행중인 VI 디스크립터는 HVIA-GE 카드로 복사하여 종료 시까지 저장하도록 하였다. 또한 송수신 트랜잭션의 완료는 CQ 사용시 VI 디스크립터 핸들을 추가로 DMA 해야 하는 부담을 피하기 위해, VI 디스크립터의 Done 비트만을 사용해 구현하였다. 그리고, HVIA-GE 카드의 래지스터를 이용하여 송수신 트랜잭션올 사용자 프로세스에서 직접 카드에 알릴 수 있도록 Doorbell 메커니즘을 하드웨어로 구현하였다.
- 특히 HVIA-GE는 ServerNet II와는 달리, 사용자 수준에서 데이타 전송 시, virtual-to-physical 주소변환 시간을 최소화하기 위해 하드웨어상에 SDRAM을 장착하여 ATT를 저장하고 VIA 프로토콜 엔진에서 직접 처리하도록 구현하였다. 또한, 송수신 트랜잭션을 사용자 프로세스에서 직접 카드에 알릴 수 있는 Doorbell 메커니즘 올 하드웨어로 구현하였다. 그리고, PCI 로직을 상용 칩 사용없이 직접 디자인함으로써 DMA 전송 시 초기 오버헤드를 최소화하여 보다 낮은 지연 시간과 높은 대역폭을 제공할 수 있게 하였다.
- 그리고, PCI 로직을 상용 칩 사용없이 직접 디자인함으로써 DMA 전송 시 초기 오버헤드를 최소화하여 보다 낮은 지연 시간과 높은 대역폭을 제공할 수 있게 하였다. 본 논문의 HVIA-GE 는 LAN용의 일반 기가비트 이더넷 스위치를 사용하게 함으로써 저비용의 고성능 클러스터 시스템 구축이 가능하도록 하였다.
- HVIA-GE는 VIA 프로토콜 엔진 및 기가비트 이더넷 컨트롤러를 탑재하고 있으며, virtual-to-physical 주소변환 및 Doorbell, 그리고 송수신 트랜잭션의 완료 메커니즘을 커널의 개입 없이 하드웨어로 구현하였다. 특히 ATT를 HVIA-GE 카드내의 SDRAM에 저장하여 VIA 프로토콜 엔진이 직접 주소변환을 제어함으로써 효과적인 주소변환이 이루어 지도록 하였다. 또한 PCI 인터페이스로 직 올 직접 구현하여 DMA 초기화에 따른 소요 시간을 최소화 하였다.
- HVIA-GE는 PCI 33MHz/32bit 기반의 plug-in 카드로 개발되었으며, VIA 프로토콜 처리를 위해 FPGA가 사용되었고, 물리적인 네트워크로 기가비트 이더넷 칩올 사용하였다. 특히 HVIA-GE는 ServerNet II와는 달리, 사용자 수준에서 데이타 전송 시, virtual-to-physical 주소변환 시간을 최소화하기 위해 하드웨어상에 SDRAM을 장착하여 ATT를 저장하고 VIA 프로토콜 엔진에서 직접 처리하도록 구현하였다. 또한, 송수신 트랜잭션을 사용자 프로세스에서 직접 카드에 알릴 수 있는 Doorbell 메커니즘 올 하드웨어로 구현하였다.
대상 데이터
- PLX9054와 같은 상용칩을 사용할 경우, VIA 프로토콜 엔진과 PCI 상용칩 사이의 로컬 버스가 필요하며 이는 DMA 초기화에 필요한 시간을 길어지게 한다. 기가비트 이더넷 칩은 현재 많은 기가비트 이더넷 카드에서 사용중인 National의 DP83820 (MAC), DP83862(PHY)를 채용하였고, VIPL 및 디바이스 드라이버는 Linux 커널 24를 기반으로 개발되었다. 본 논문에서 구현한 HVIA-GE의 구체적인 내용은 아래와 같다.
- HVIA-GE 카드는 32bit/33MHz PCI 버스 기반의 네트워크 어댑터이다. 물리적인 네크워크로는 기가비트 이더넷을 사용하였고, SDRAM올 장착하여 ATT> 구현하였으며, FPGA는 PCI 인터페이스 로직, VIA 프로토콜 엔진, SDRAM 컨트롤러, 그리 고기가 비트 이더넷 컨트롤러를 위해 사용되었다. PCI 인터페이스의 경우, PLX9054 등의 상용칩을 사용하지 않고, PCI 인터페이스 로직을 직접 구현하여 DMA 초기화 시간을 최소화하였다.
- 본 논문에서 구현한 HVIA-GE 카드의 성능 측정을 위하여 800MHz 펜티엄 Ⅲ, 256MB 의 100MHz SDRAM, 33MHz/32bit PCI 버스 기반의 PC 클러스터를 사용하였고, 운영체제로는 Linux 커널 2.4에 기반한 Redhat 7.2 배포판올 사용하였다. 또한 본 논문에서는 AceNIC의 AceNIC Tigon II 칩이 장착된 기가비트 이더넷 카드를 사용하여, 위와 동일한 PC 클러스터 환경에서 TCP/IP 및 M-VIA 성능올 측정하여 비교 분석하였다.
- 또한 본 논문에서는 AceNIC의 AceNIC Tigon II 칩이 장착된 기가비트 이더넷 카드를 사용하여, 위와 동일한 PC 클러스터 환경에서 TCP/IP 및 M-VIA 성능올 측정하여 비교 분석하였다. 실험에 사용된 프로그램은 HVIA-GE의 경우, VIPL올 사용하여 ping-pong 프로그램올 직접 제작하였으며, M-VIA의 성능은 배포판에 포함된 vnettest롤 이용하였고, TCP/IP는 소켓 라이브러리를 이용하여 vnettest를 수정하여 사용하였다.
이론/모형
- 그리고 사용자 버퍼는 송수신 동안에 스왑-아웃 되지 않도록 할당될 때 pin down 되어야 한다. 본 논문에서는 이를 위하여 Linux 커널 기능 중 하나인 kiobuf를 사용하였다. Kiobuf는 사용자 영역에서 할당한 메모리에 대한 가상주소를 kiobuf의 map_userjdobuf 함수를 호출하여 커널 영역으로 매핑할 수 있으며, 매핑된 영역이 스왑-아웃 되지 않도록 kiobuf의 lock_kiovec 함수를 호출하여 pin down 시킬 수 았다.
성능/효과
- HVIA-GE는 시스템 및 MAC의 PCI 버스에 대해 512 bytes DMA 버스트 전송을 제공하여 각각 최대 120MB/S 및 117MB/S 를 전송할 수 있도록 하였고, VIA 프로토콜 엔진 및 GEC는 전송되는 데이타를 매 클록마다 파이프라인 방식으로 내부 FIFO 및 버퍼를 통하여 이동 가능하게 함으로써 최대한의 대역폭을 보장하도록 하였다. 향후 구현에서, PCI 64bit/66MHz를 지원하게 되면, 기가비트 이더넷의 물리적인 속도인 125MB/S에 근접하는 성능의 확보가 가능할 것으로 보인다.
- HVIA-GE의 지연 시간올 분석하여 보면, 송신 노드의 VIA 프로토콜 엔진에서 송신 트랜잭션을 처리하여 MAC에게 알려주는데 까지 소요되는 시간이 약 3.5, s, MAC이 PHY를 통해 데이타를 전송하고 완료까지 약 3.5“s를 나타내고, 수신 노드에서는 MAC이 전송된 데이타를 GEC와 VIA 프로토콜 엔진올 거쳐서 시스템 PCI 버스로 전송하기까지 약 4“s를 보이고 있다. 따라서, 본 구현에서는 사용자 프로세스에서 송수신 VIPL 함수를 호출해서부터 송수신 트랜잭션을 포스트할 때까지 호스트에서 소요되는 시간은 l“s 이하이다.
- 실제 물리적 주소는 ATT 레벨 2의 해당 물리적 주소를 읽은 다음, 가상 주소의 페이지내 오프셋을 더하여 구할 수 있다. 결론적으로 총 2번의 SDRAM 접근으로 virtual-to-physical 주소 변환 올 처리할 수 있다.
- 또한, 송수신 트랜잭션을 사용자 프로세스에서 직접 카드에 알릴 수 있는 Doorbell 메커니즘 올 하드웨어로 구현하였다. 그리고, PCI 로직을 상용 칩 사용없이 직접 디자인함으로써 DMA 전송 시 초기 오버헤드를 최소화하여 보다 낮은 지연 시간과 높은 대역폭을 제공할 수 있게 하였다. 본 논문의 HVIA-GE 는 LAN용의 일반 기가비트 이더넷 스위치를 사용하게 함으로써 저비용의 고성능 클러스터 시스템 구축이 가능하도록 하였다.
- 패스트 이더넷의 경우 확장성 및 비용적인 측면에서 유리하지만 낮은 네트워크 성능으로 인해 효율적인 클러스터 시스템을 구축하지 못하였으나, 기가비트 이더넷은 기가 비트급의 대역폭을 제공하면서 표준 네트워크의 장점으로 인헤 최근 클러스터 시스템에서 상당히 두각을 나타내고 있다. 또한, 기가비트 이더넷을 채용한 클러스터 시스템에 TCP/IP 대신 VIA와 같은 사용자 수준 통신을 제공하여 물리적 네트워크 대역폭을 최대한 제공해준다고 하면 대단히 효율적인 클러스터 시스템올 구축할 수 있다. 최근까지 기가비트 이더넷 카드상에 M-VIA 나 Berkeley VIA를 탑재하는 소프트웨어 VIA 구축에 관한 연구성과[12T5]들이 진행되어 왔다.
- 그리고, HVIA-GE 카드의 래지스터를 이용하여 송수신 트랜잭션올 사용자 프로세스에서 직접 카드에 알릴 수 있도록 Doorbell 메커니즘을 하드웨어로 구현하였다. 마지막으로 virtual-to-physical 주소 변환 올 카드 내에서 모두 처리할 수 있도록 ATT를 HVIA-GE 카드의 SDRAM에 저장함으로써 송수신 시에 발생하는 주소변환 시간을 최소화하였다.
- 본 논문에서 구현한 주소변환 방안은 매 송수신시 물리적 주소를 구하기 위한 커널 개입 및 부가적인 호스트 메모리 접근을 없애고, SDRAM 의 접근 횟수를 최소화하고 SDRAM의 활용도를 높임으로써 성능올 극대화하였다. 그러나 응용 프로그램의 수행이 계속 진행됨에 따라 사용자 버퍼가 등록 해제될 수 있고, 이 경우 ATT 레벨 2에 단편을 발생시킬 수 있다.
- 위 실험 결과로 볼 때, HVIA-GE는 VIA 프로토콜 엔진 및 주소변환, Doorbell, 송수신 완료 메커니즘 등의 하드웨어 구현을 통해 TCP/IPfe 물론 VIA의 소프트웨어 구현인 M-VIA 보다 매우 높은 성능을 보여준다. HVIA-GE는 ServerNet II와 비교시, 지연 시간/대역폭 측면에서 대등한 성능올 보여주고 있는데[8], 송수신 트랜잭션 빈도가 높은 응용 프로그램 수행 시에는 ATT의 하드웨어 구현에 따른 이점으로 성능 향상이있올 것으로 기대된다.
- 이로써 HVIA-GE는 최소 11.9 “s의 지연 시간, 최대 93.7MB/S의 대역폭을 얻을 수 있었다 이는 소프트웨어 구현방식인 M-VIA와의 성능비교에서도 알 수 있듯이 큰 폭의 성능 향상올 보여주며, ServerNet II와 대둥한 성능을 얻을 수 있었다.
- 8MB/s를 보여주고 있다. 최소지연 시간의 경우, HVIA-GE가 M-VIA 및 TCP/IP 보다 48배 및 9.9배 빠르고, 최대 대역폭의 경우, HVIA-GE가 M-VIA 및 TCP/IP 보다 50.4% 및 65% 우수하다.
후속연구
- 그러나 응용 프로그램의 수행이 계속 진행됨에 따라 사용자 버퍼가 등록 해제될 수 있고, 이 경우 ATT 레벨 2에 단편을 발생시킬 수 있다. 따라서 향후 연구에서 ATT 레벨 2의 단편화에 효과적으로 대처할 수 있는 메모리 관리방법의 개발이 필요하다.
- 이는 시스템 PCI 및 MAC PCI 버스를 66MHz/64bit 버스로 지원하며, SDRAM 및 VIA 프로토콜 엔진 내부의 데이타 폭을 모두 64bit으로 만드는 것을 의미한다. 이러한 향상을 통해 기가비트 이더넷의 물리적인 속도를 최대한 보장하는 HVIA GE를 완성할 수 있을 것이다.
- 향후 과제로는 VIA의 중요한 특징 중 하나인 RDMA 를 구현하고 비디오 스트리밍 서버와 같은 다양한 응용 프로그램을 적용하는 것이다. 그리고 64bit 데이타 폭을 제공하는 HVIA-GE# 만들 계획이다.
- HVIA-GE는 시스템 및 MAC의 PCI 버스에 대해 512 bytes DMA 버스트 전송을 제공하여 각각 최대 120MB/S 및 117MB/S 를 전송할 수 있도록 하였고, VIA 프로토콜 엔진 및 GEC는 전송되는 데이타를 매 클록마다 파이프라인 방식으로 내부 FIFO 및 버퍼를 통하여 이동 가능하게 함으로써 최대한의 대역폭을 보장하도록 하였다. 향후 구현에서, PCI 64bit/66MHz를 지원하게 되면, 기가비트 이더넷의 물리적인 속도인 125MB/S에 근접하는 성능의 확보가 가능할 것으로 보인다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.