$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

직접 디지털 주파수 합성을 위한 효율적인 ROM 압축 방법
Effective ROM Compression Methods for Direct Digital Frequency Synthesis 원문보기

정보과학회논문지. Journal of KIISE. 시스템 및 이론, v.31 no.9, 2004년, pp.536 - 542  

이진철 (삼성전자 통신연구원) ,  신현철 (한양대학교 전자전기제어계측공학과)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 디지털 주파수 합성기의 구조에 대하여 연구하였다. 디지털 주파수 합성기는 높은 스펙트럼 순도로 빠른 주파수 전환이 가능하고, 현대의 확산 스펙트럼 무선통신 시스템에 널리 사용된다. 롬 기반의 디지털 주파수 합성기는 싸인 파형의 크기를 저장한 롬 테이블을 사용한다. 본 논문에서는 롬의 크기를 줄이는 세 가지 새로운 기술을 제안하였다. 새로운 기법 중 한 가지는 여러 개의 계층적 구조를 사용하였다. 다른 기법들은 계층적 롬 구조를 간단한 보간 기법으로 결합하였다. 이러한 기법으로 12비트의 싸인 파형을 생성하였다. 실험 결과 새롭게 제안한 기법은 기존 방법[1]에 비해 ROM 크기를 24%까지 줄일 수 있다.

Abstract AI-Helper 아이콘AI-Helper

An architecture of direct digital frequency synthesizers (DDFS) is studied in this paper The Direct digital frequency synthesizers (DDFS) provide fast frequency switching with high spectral purity and are widely used in modern spread spectrum wireless communication systems. ROM-based DDFS uses a ROM...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 ROM을 사용하는 DDFS에서 ROM의 크기를 압축하는 기술을 제안한다.
  • DDFS는 현재의 통신 시스템에 널리 사용된다. 연구에서는 기존의 DDFS 의 ROM 압축방법을 설명하였고, 새로운 압축 방법들을 제시하였다. 실험결과 제안한 방법 중에 RD1 이 가장 좋은 결과를 나타내었다.

가설 설정

  • 위의 Hynix 0.35um공정에 기초한 설계 data를 바탕으로 ROM의 bit당 크기는 1로, 반가산기의 크기는 4.5로 Ibit 전가산기의 크기는 10.5로 가정하고, ROM과 덧셈기의 추정 면적을 모두 더하여 기존의 방법과 제안한 방법들을 비교하면 표 4와 같다.
본문요약 정보가 도움이 되었나요?

참고문헌 (7)

  1. B. Yang, K. Sung, Y. Kim, L. Kim, S. Han, and H. Yoo, 'A Direct Digital Frequency Synthesizer Using A New ROM Compression Method,' European Solid-State Circuit Conference 2001, pp. 385-390, Sep. 2001 

  2. J.Tierney, C.M. Rader, and B. Gold, 'A digital frequency synthesizer,' IEEE Trans. on Audio Electroacoustic, vol. AU-19. pp. 48-56, mar. 1971 

  3. A. Bellaouar et al., 'Low-Power Direct Digital Frequency Synthesis for Wireless Communications,' IEEE J, Solid-State Circuits, vol. 35, no. 3, pp. 385-390, Mar. 2000 

  4. D. A Sunderland, et al., 'CMOS/SOS Frequency Synthesizer LSI Circuit for Spread Spectrum Communications,' IEEE J, Solid-State Circuits, vol. 19, no. 4, pp, 497-505, Aug. 1984 

  5. H. T. Nicholas, et al., 'The Optimization of Direct Digital Frequency Synthesizer Performance in the Presencs of Finite Word Length Effects,' in Proc. 42nd Annu. Freq. Contr. Symp., pp.357-363, 1988 

  6. L.A. Weaver, 'High Resolution Phase to Sine Amplitude Conversion', U.S. Patent 4 905 177, Feb. 1990 

  7. M. PARK, 'CORDIC-Based Direct Digital Frequency Synthesizer : Comparison with a ROM Based Architecture in FPGA Implementation,' IEICE Trans. FUNDAMENTAL, Vol. E83-A, No. 6, pp. 1282-1285, June 2000 

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로