임베디드 하드웨어 유전자 알고리즘을 위한 실시간 처리 시스템을 설계하였다. 제안된 시스템은 유전자 알고리즘의 기본 모듈인 selection, crossover, 및 mutation과 evaluation을 병행적으로 동작시키기 위해서 이중 프로세서로 구현하였다. 구현된 시스템은 두개의 Xscale 프로세서와 진화 하드웨어가 내장된 FPGA 로 구성되었다. 또한 본 시스템은 유전자 알고리즘의 기본 모듈 수행이 두 개의 프로세서에 자동으로 균등 배분되는 구조를 지니고 있어, 유전자 알고리즘 처리의 효율성을 극대화 할 수 있다. 제안된 임베디드 하드웨어 유전자 알고리즘 처리 시스템은 임베디드 리눅스 운영체제에서 수행되며 진화 하드웨어에서 실시간으로 처리된다. 또한 제안된 이중 프로세서의 각 프로세서 모듈은 동일한 구조로 가지고 있으므로 여러 개의 모듈을 직렬 연결하여 빠른 하드웨어 유전자 알고리즘 실시간 처리에 그대로 사용될 수 있다.
임베디드 하드웨어 유전자 알고리즘을 위한 실시간 처리 시스템을 설계하였다. 제안된 시스템은 유전자 알고리즘의 기본 모듈인 selection, crossover, 및 mutation과 evaluation을 병행적으로 동작시키기 위해서 이중 프로세서로 구현하였다. 구현된 시스템은 두개의 Xscale 프로세서와 진화 하드웨어가 내장된 FPGA 로 구성되었다. 또한 본 시스템은 유전자 알고리즘의 기본 모듈 수행이 두 개의 프로세서에 자동으로 균등 배분되는 구조를 지니고 있어, 유전자 알고리즘 처리의 효율성을 극대화 할 수 있다. 제안된 임베디드 하드웨어 유전자 알고리즘 처리 시스템은 임베디드 리눅스 운영체제에서 수행되며 진화 하드웨어에서 실시간으로 처리된다. 또한 제안된 이중 프로세서의 각 프로세서 모듈은 동일한 구조로 가지고 있으므로 여러 개의 모듈을 직렬 연결하여 빠른 하드웨어 유전자 알고리즘 실시간 처리에 그대로 사용될 수 있다.
A real-time processing system for embedded hardware genetic algorithm is suggested. In order to operate basic module of genetic algorithm in parallel, such as selection, crossover, mutation and evaluation, dual processors based architecture is implemented. The system consists of two Xscale processor...
A real-time processing system for embedded hardware genetic algorithm is suggested. In order to operate basic module of genetic algorithm in parallel, such as selection, crossover, mutation and evaluation, dual processors based architecture is implemented. The system consists of two Xscale processors and two FPGA with evolvable hardware, which enables to process genetic algorithm efficiently by distributing the computational load of hardware genetic algorithm to each processors equally. The hardware genetic algorithm runs on Linux OS and the resulted chromosome is executed on evolvable hardware in FPGA. Furthermore, the suggested architecture can be extended easily for a couple of connected processors in serial, making it accelerate to compute a real-time hardware genetic algorithm. To investigate the effect of proposed approach, performance comparisons is experimented for an typical computation of genetic algorithm.
A real-time processing system for embedded hardware genetic algorithm is suggested. In order to operate basic module of genetic algorithm in parallel, such as selection, crossover, mutation and evaluation, dual processors based architecture is implemented. The system consists of two Xscale processors and two FPGA with evolvable hardware, which enables to process genetic algorithm efficiently by distributing the computational load of hardware genetic algorithm to each processors equally. The hardware genetic algorithm runs on Linux OS and the resulted chromosome is executed on evolvable hardware in FPGA. Furthermore, the suggested architecture can be extended easily for a couple of connected processors in serial, making it accelerate to compute a real-time hardware genetic algorithm. To investigate the effect of proposed approach, performance comparisons is experimented for an typical computation of genetic algorithm.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
다를 수가 있다. 따라서 본 논문에서는 이들 함수의 수행 속도를 모니터링 하여 이 중 프로세서가 최대의 처리 효율이 가지도록 스스로 작업 분배가 되도록 설계하였다. 제안된 하드웨어 유전자 알고리즘 시스템은 임베디드 리눅스 상에서 수행되며 진화 하드웨어에 실시간으로 처리가 되며, 향후 3 개 이상의 프로세서에서도 적용 가능하게 프로세서 내부의 구성을 동일하게 설계하였다.
본 논문에서는 이 중 프로세서를 이용하여 임베디드 하드웨어상에서 유전자 알고리즘을 처리하는 시스템을 설계하고자 한다. 설계된 시스템은 유전자 알고리즘이 기본 모듈인 selection, crossover, mutation 및 evaluation 처리를 두 개의 프로세서에 균등하게 배분함으로써 처리 속도를 효율적 높이는 한편, 기존의 하드웨어 유전자 알고리즘에서 상존하고 있는 하드웨어 적합도 평가를 소프트웨어로 구현할 수 있게 함으로서 하드웨어 유전자 알고리즘의 적용 범위를 확장하려 한다.
제안 방법
시스템의 구현은 2 대의 Xscale 프로세서와 FPGA(EPF1 0K100ARC240))을 사용하여 설계하였다. Xscale 프로세서에는 임베디드 리눅스를 포팅하였으며 FIFO와 진화 하드웨어는 FPGA에서 구현하였다.
2개의 uP가 균등 부하가 되었을 때 최대의 수행속도가 나오는 것을 알기 위해서 유전자 알고리즘을 단일 프로세서로 구현 했을 때와 이 중 프로세서로 구현 했을 때의 성능 평가를 하여 보았다.
Xscale 프로세서에는 임베디드 리눅스를 포팅하였으며 FIFO와 진화 하드웨어는 FPGA에서 구현하였다.
설계된 시스템은 유전자 알고리즘이 기본 모듈인 selection, crossover, mutation 및 evaluation 처리를 두 개의 프로세서에 균등하게 배분함으로써 처리 속도를 효율적 높이는 한편, 기존의 하드웨어 유전자 알고리즘에서 상존하고 있는 하드웨어 적합도 평가를 소프트웨어로 구현할 수 있게 함으로서 하드웨어 유전자 알고리즘의 적용 범위를 확장하려 한다. 또한 설계된 이 중 프로세서의 각 모듈은 동일한 구조로된 다중 프로세서로 구성하여 임베디드 하드웨어 유전자 알고리즘 실시간 처리에 사용될 수 있게 설계 하였다.
설계된 시스템은 유전자 알고리즘의 처리 부 selection, crossover, 및 mutation 과 evaluation의 처리부의 부하가 2개의 프로세서에서 스스로 균둥 배분되게 설계하였다.
시스템을 설계하고자 한다. 설계된 시스템은 유전자 알고리즘이 기본 모듈인 selection, crossover, mutation 및 evaluation 처리를 두 개의 프로세서에 균등하게 배분함으로써 처리 속도를 효율적 높이는 한편, 기존의 하드웨어 유전자 알고리즘에서 상존하고 있는 하드웨어 적합도 평가를 소프트웨어로 구현할 수 있게 함으로서 하드웨어 유전자 알고리즘의 적용 범위를 확장하려 한다. 또한 설계된 이 중 프로세서의 각 모듈은 동일한 구조로된 다중 프로세서로 구성하여 임베디드 하드웨어 유전자 알고리즘 실시간 처리에 사용될 수 있게 설계 하였다.
시스템의 구현은 2 대의 Xscale 프로세서와 FPGA(EPF1 0K100ARC240))을 사용하여 설계하였다. Xscale 프로세서에는 임베디드 리눅스를 포팅하였으며 FIFO와 진화 하드웨어는 FPGA에서 구현하였다.
이 과정은 2개의 uP의 부하의 균형을 잡는 절차이다. 이 과정을 초기에 반복하면서 2개의 uP의 부하의 균형을 잡기 위해 2개의 FIFO 의 접근 속도를 비교한다.
임베디드 하드웨어 유전자 알고리즘을 위한 실시간 처리 시스템을 개발하였다. 제안된 임베디드 하드웨어 유전자 알고리즘 시스템은 2개의 프로세서 시스템과 2개의 FIFO 및 진화 하드웨어로 구성되 었다.
처리 시스템을 개발하였다. 제안된 임베디드 하드웨어 유전자 알고리즘 시스템은 2개의 프로세서 시스템과 2개의 FIFO 및 진화 하드웨어로 구성되 었다.
따라서 본 논문에서는 이들 함수의 수행 속도를 모니터링 하여 이 중 프로세서가 최대의 처리 효율이 가지도록 스스로 작업 분배가 되도록 설계하였다. 제안된 하드웨어 유전자 알고리즘 시스템은 임베디드 리눅스 상에서 수행되며 진화 하드웨어에 실시간으로 처리가 되며, 향후 3 개 이상의 프로세서에서도 적용 가능하게 프로세서 내부의 구성을 동일하게 설계하였다.
초기에 uP#2에서 buffer에 랜덤 chromosome을 발생시키며 이것을 MUX를 통하여 evaluation부에서 적합도를 평가하게 한다. 이때 uP#2 의 selection, crossovers} mutation 처리부는 동작 하지 않는다.
대상 데이터
설계된 시스템은 진화 하드웨어 (Evolvable Hardware)가 적용 대상이며, 임베디드 하드웨어 유전자 알고리즘 수행 과정에서 생산된 chromosomee FPGA 에 있는 진화 하드웨어에 제공된다. 진화 하드웨어는 환경의 변화에 적웅하여 스스로 최적의 회로로 재구성이 가능하여 결함 허용 시스템, 저전력 시스템, 적응 시스템, 회로 설계 둥에대한 새로운 접근 방법으로 제시되고 있다.
성능/효과
내부 처리도이다. 2개의 프로세서가 균등 부하가 되는 내부 처리 구성 도는 유전자 알고리즘의 적용 경우에 따라 다르지만 본 논문에서는 uP#l에서 selection, crossover, mutation이 수행되고 uP#2에서는 evaluation 함수가 수행 되는 것을 알 수 있었다.
따라서 설계된 시스템은 evaluation 수행 시간이 selection, crossover, mutation의 수행 시간의 합의 2 배가 되었을 때 이 중 프로세서 처리 성능이 단일 프로세세 성능에 2 배가 되어 최대의 성능을 보이고 있다.
본 논문에서 selection, crossover, mutation 및 evaluation 처리부를 하나의 블록으로 나타냈지만 보다 세밀하게 나누어 구현할 수가 있다. 예를 들어 selection 부의 경우 많은 부분으로 나누어 MUX 화 하거나 병행 처리 할 수 있다.
실험 결과 설계된 시스템은 selection, crossover, 및 mutation의 수행이 자동으로 2 개의 프로세서에 배분되며 selection, crossover, 및 mutation의 수행시간의 합이 evaluation 함수의 처리 시간의 두 배가 될 때 효과적인 수행을 하는 것을 알 수 있었다.
후속연구
가지고 있다. 차후 본 모듈을 병렬 연결 구조를 채용할 수 있게 함으로서 보다 빠른 임베디드 하드웨어 유전자 알고리즘 실시간 처리에 사용될 수 있다.
그리고 사용된 uP는 동일한 구조를 가지고 있으므로 여러 개의 uP모듈을 직렬 연결하여도 그대로 수행된다. 차후 이 모듈을 개선시켜 모듈을 병렬 연결하여도 효과적인 시스템으로 확장될 수 있을 것으로 기대된다.
참고문헌 (10)
Paul Layzell, The 'Evolvable Motherboard'A Test Platform for the Research ofIntrinsic Hardware Evolution, CognitiveScience Research Paper 479, 1998
Koza, John et al, Evolving computerprograms using rapidly reconfigurable fieldprogrammable gate arrays and geneticprogramming, Proceeding of the ACM SixthInternational Symposium on FieldProgrammable Gate Arrays. New York,NY:ACM Press. pp. 209-219, 1998
N. Yosida, T. Moriki and T. Yasuoka,'GAP:Genetic VLSI processor for geneticalgorithm', Second International ICSC Symp.on Soft Computing, pp. 341-345, 1997
Shin'ichi Wakabayashi et al., 'GAA:A VLSIgenetic algorithm accelerator with on-the-flyadaptation of crossover operators', ISCAS98, 1998
Jin Jung Kim, Duck Jin Chung,'Implementation of Genetic Algorithm basedon Hardware Optimization', TENCON '99 1999;
K. Dejong, An analysis of the behavior ofclass of genetic adaptive system, Ph.DThesis, University of Michigan, 1975
Hiroaki Kitano, IDEN TEKI ALGOLITHM,SANGYO TOSHO, 1993
E. Vonk, L. C. Jain, and R. P. Johnson, Automatic Generation of Neural NetworkArchitecture Using EvolutionaryComputation, World Scientific Publishing,1997
L. C. Jain, R. K. Jain, HYBRIDINTELLIGENT ENGINEERING SYSTEMS,World Scientific Publishing, 1997
I. Kajitani, T. Higuchi, 'A gate-level EHWchip: Implementing GA operations andreconfigurable hardware on a signal LSI',Evolvable System: From Biology to Hardware, Lecture Notes in Computer Science 1478, pp. 1-12., Springer Verlag,1998
※ AI-Helper는 부적절한 답변을 할 수 있습니다.