$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
안녕하세요!
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

AOTP를 적용한 $GF(3^m)$ 상의 병렬승산기 설계에 관한 연구

A Study on the Parallel Multiplier over $GF(3^m)$ Using AOTP

초록

본 논문에서는 다치 논리회로를 구현하는 방식 중 전압 모드 방식에서 $neuron(\nu)MOS$ Down-literal circuit(DLC)의 다중 문턱전압 성질을 이용하여 유한체 $GF(3^m)$상에서 모든 항의 계수가 존재하는 기약 다항식에 대한 승산 알고리즘(AOTP)을 적용한 병렬 입-출력 모듈 구조의 승산기의 회로를 제안하였다. 3치 입력 신호가 인가되는 승산기는 뉴런모스 DLC를 이용하여 모듈화되고, 모듈에서 변환된 3치 입력 신호를 Pass 게이트를 통해서 선택하는 방식으로 승산 및 가산 게이트를 구현하였다. 설계된 승산기의 회로들은 +3V의 단일 공급 전원에서 $0.35{\mu}m$ N-well double-poly four-metal CMOS 공정의 모델 파라미터를 사용하여 모의실험이 수행되었다. 모의실험 결과를 통하여 승산기는 샘플링 레이트가 3MHz, 소비전력은 $4{\mu}W$, 출력은 ${\pm}0.1V$이내의 전압레벨을 유지하는 것을 알 수 있다.

Abstract

In this paper, a parallel Input/Output modulo multiplier, which is applied to AOTP(All One or Two Polynomials) multiplicative algorithm over $GF(3^m)$, has been proposed using neuron-MOS Down-literal circuit on voltage mode. The three-valued input of the proposed multiplier is modulated by using neuron-MOS Down-literal circuit and the multiplication and Addition gates are implemented by the selecting of the three-valued input signals transformed by the module. The proposed circuits are simulated with the electrical parameter of a standard $0.35{\mu}m$CMOS N-well doubly-poly four-metal technology and a single +3V supply voltage. In the simulation result, the multiplier shows 4 uW power consumption and 3 MHzsampling rate and maintains output voltage level in ${\pm}0.1V$.

참고문헌 (9)

  1. Multiple-valued logic-its future , Hurst, S.L. , IEEE Trans. Computers / v.30,pp.1161-1179, 1984
  2. Systolic Multipliers for Finite Fields GF($2^m$) , Yeh, C.S.;Reed, I.S.;Truong, T.K. , IEEE Trans. Computers / v.33,pp.357-360, 1984
  3. A fast multiplier for GF($2^m$) , Scott, P.A.;Tarvares, S.E.;Peppard, L.E. , IEEE J. Select. Areas Commun. / v.SAC-4,pp., 1986
  4. VLSI Architectures for Multiplication Over Finite Field GF($2^m$) , Mastrovito, E.D.;Mora, T.(ed.) , Applied Algebraic Algorithms, and Error-Correcting Code, Proc. Sixth Int'l Conf., AAECC-6 / v.,pp.297-309, 1988
  5. VLSI Architectures for Computation in Galois Fields , Mastrovito, E.D. , / v.,pp., 1991
  6. Mastrovito Multiplier for All Trinomials , Sunar, B.;Koc, C.K. , IEEE Trans. Comput. / v.c-48,pp.522-527, 1999
  7. Bit-Parallel Systolic Multiplier for GF($2^m$) Fields Defined by All-One and Equally Spaced Polynomials , Lee, C.Y.;Lu, E.;Lee, J.Y. , IEEE Trans. Comput. / v.50,pp.385-393, 2001
  8. A Ternary Systolic Product-Sum Circuit for GF($3^m$) using Neuron MOSFETs , Muranaka, N.;Arai, S.;Imanishi, S.;Miller, D.M. , Proc. 29th ISMVL / v.,pp.180-185, 1999
  9. Down Literal circuit with Neuron-MOS Transistors and Its Applications , Shen, J.;Tanno, K.;Ishizuka, O. , Proc. 29th ISMVL / v.,pp.180-185, 1999

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음

원문보기

원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

DOI 인용 스타일