[논문]SISD 머신에 부착 가능한 SIMD 벡터 머신의 개념적 설계

조영일; 고영웅

doi:10.3745/kipsta.2005.12a.3.263

SISD 머신에 부착 가능한 SIMD 벡터 머신의 개념적 설계
On the Conceptual Design of the SIMD Vector Machine Attachable to SISD Machine 원문보기

정보처리학회논문지. The KIPS transactions. Part A. Part A, v.12A no.3 = no.93, 2005년, pp.263 - 272

조영일 (한림대학교 정보통신공학부) , 고영웅 (한림대학교 정보통신공학부)

초록
AI-Helper

데이터 주소의 계수를 위한 하드웨어 설계가 없는 본 노이만(von Neuman) 개념(SISD)의 컴퓨터에서 데이터의 주소지정은 소프트웨어적으로 수행된다. 그러므로 벡터 데이터 요소들의 주소지정은 인덱싱 기법에 의해 그 요소 수만큼 해당 변수들을 만들어서 사용해야 한다. 이것은 데이터 계수기 없이 명령어 계수기, 즉 PC(program counter)만 하드웨어로 설계되기 때문이다. 본 연구에서는 중앙처리장치 외부에 외형적 구조와 크기를 갖는 단위 벡터의 요소를 액세스하는 하드웨어 유닛의 설계를 제안한다. 벡터 처리는 고속처리가 전제되기 때문에 파이프라인 처리기법(SIMD)으로 설계되어야 한다. 제안한 방법은 시뮬레이션을 통하여 성능 검증을 하였으며, 실험 결과 동일한 프로세싱 유닛을 가지는 벡터 머신 아키텍쳐보다 $12-30\%$ 정도 우수한 성능을 내는 것을 확인하였다.

Abstract ▼ AI-Helper

The addressing mode for data is performed by the software in yon Neumann-concept(SISD) computer a priori without hardware design of an address counter for operands. Therefore, in the addressing mode for the vector the corresponding variables as much as the number of the elements should be specified and used also in the software method. This is because not for operand but only for an instructions, quasi PC(program counter) is designed in hardware physically. A vector has a characteristic of a structural dimension. In this paper we propose to design a hardware unit physically external to the CPU for addressing only the elements of a vector unit with the structure and dimension. Because of the high speed performance for a vector processing it should be designed in the SIMD pipeline mechanics. The proposed mechanics is evaluated through a simulation. Our result shows $12\%$ to $30\%$ performance enhancement over CRAY architecture under the same hardware consideration(processing unit).

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 기존 벡터 처리 방식의 문제점을 CRAY 아키텍쳐를 중심으로 찾아보았으며 이를 해결하는 방안을 제시하고 있다. 벡터를 고속 처리하는 슈퍼컴퓨터 CRAY는 메모리와 데이터 처리부 사이에 레지스터를 이용하는 레지 스터간 처리순서를 갖고 있으며, 이러한 방식은 벡터 단위로 고속처리하기 위해서 성능상의 병목 지점이 될 수 있기 때문에 메모리 간 처리순서를 제공해 주어야 한다.
하지만, 이 방법은 벡터를 레지스터로 옮기는 주소계 산 시간과 벡터의 처리 시간이 직렬로 소요된다는 것에 문제가 있다. 본 논문에서는 보다 더 빠른 벡터처리를 위해 메 모리간(memory to memory) 처리 기법 설계를 제안하고 있다.
벡터를 고속 처리하는 슈퍼컴퓨터 CRAY는 메모리와 데이터 처리부 사이에 레지스터를 이용하는 레지 스터간 처리순서를 갖고 있으며, 이러한 방식은 벡터 단위로 고속처리하기 위해서 성능상의 병목 지점이 될 수 있기 때문에 메모리 간 처리순서를 제공해 주어야 한다. 본 연구에서는 기존의 스칼라 컴퓨터(SISD)에 부착사용이 가능한 벡터 처리전용 프로세서 (VPU) 를 제안하고 있다. 제안하는 기법에서 변수기술 어는 벡터 단위와 벡터처리에 사용되는 스칼라를 위해 사용되고, SISD 개념의 중앙처리장치(CPU)와 SIMD 개념의 벡터처리장 치(VPU)는 Front-Back 관계를 가지며, VPU는 CPU의 지시를 받아 벡터만 처리하는 구조를 취한다.

제안 방법

본 연구는 기존의 SISD 원리와 SIMD 원리의 병행적 개념 (Front-Back) 설계라 할 수 있다. 다시 말해 기존 SISD 개념의 스칼라 컴퓨터에 SIMD 개념의 벡터 프로세서를 부착하여 사용할 수 있도록 설계한 것이다. 그러나 벡터 프로세서에는 SISD 개념의 명령어계수기(PC)는 설계되지 않기 때문에 기존 스칼라 컴퓨터가 소유하는 기능은 모두 사용되며, 스칼라 컴퓨터(Front-end)는 벡터 프로세서(Back-end)의 벡터처리를 위해 다음과 같은 역할을 한다.
CRAY 방식을 VPU와 동일한 조건에서 비교해야 하므로 CRAY 와 VPU 구조에서 차이가 나는 부분인 벡터 요소를 메모리에서 가져와서 처리하는 과정에서 발생하는 메모리 접근 횟수가 얼마나 줄었는지가 중요한 요소가 된다. 따라서 시뮬레이션은 64개 요소 단위로 벡터 주소를 계산하는데 있어서 주소 생성 시간, 메모리 접근 시간 그리고 데이터프로세싱 시간이 어느 정도 소요되는지 측정하였다. 벡터 방식은 데이터를 캐쉬하지 않으므로 캐쉬 부분에 대한 고려가 없다.
스칼라 컴퓨터로부터 벡터 오퍼레이션 코드(VOPC)와 변수(Vl, V2, Vr)들의 해당 변수기술 어(Vdl, Vd2, Vdr)를 넘겨받은 벡터 명령처리부(VIPU)는 벡터 오퍼레이션 코드(VOPC) 와 벡터 구조의 해독으로 변수기술 어를 벡터 데이터 카운터 (VECU) 로 넘겨주고, 오퍼레이션 코드 (VOPC) 와 벡터 크기 [m;n] 에 따라서 연동되는 각 유니트들의 수행시차에 맞추 어 필요한 처리제어 시그널을 보낸다. 본 설계 개념에서 벡터처리 오퍼레이션들은 메모리 간 수행으로 고속 파이프라인 처리를 한다.
전자는 스칼라 처리지향이고, 후자는 벡터 처리지향이라 할 수 있다. 본 연구에서 제안하는 기법은 벡터 메모리로부터 액세스되는 벡터 스트림의 고속처리를 위해 데이터 처리부는 전용기능 고정형으로 설계되어야 한다.
본 연구에서는 같은 크기의 벡터를 스칼라 컴퓨터 처리기법과 CRAY 처리기법, 본 연구에서 제안하는 VPU 처리기법을 구조성 데이터의 2-차원적 액세스 처리기법에 대해 각각 시뮬레이션하고 수행 처리 시간을 측정하여 성능을 비교 검토하여 평가하였다. 시뮬레이션은 벡터 동일 좌표 처리와 벡터 내적 처리에 대해서 수행 시간을 측정하였으며 벡터 요소 수(64의 배수)로 하여 벡터의 동일 좌표 처리 및 내적 연산에 대해서 성능을 측정하였다.
이를 위해서 본 실험에 있어서는 캐쉬 히트율을 90%로 설정하였다. 시뮬레이션 계산은 벡터 데이터의 요소 수에 대해서 주소 생성 시간, 메모리 접근 시간, 데이터 처리 시간을 모두 합산하였으며, 캐쉬 히트율을 고려한 메모 리 접근 시간을 사용하여 시간을 측정하였다.
본 연구에서는 같은 크기의 벡터를 스칼라 컴퓨터 처리기법과 CRAY 처리기법, 본 연구에서 제안하는 VPU 처리기법을 구조성 데이터의 2-차원적 액세스 처리기법에 대해 각각 시뮬레이션하고 수행 처리 시간을 측정하여 성능을 비교 검토하여 평가하였다. 시뮬레이션은 벡터 동일 좌표 처리와 벡터 내적 처리에 대해서 수행 시간을 측정하였으며 벡터 요소 수(64의 배수)로 하여 벡터의 동일 좌표 처리 및 내적 연산에 대해서 성능을 측정하였다. 실험에 사용된 컴퓨터 사양은 Intel Pentium 4 2.
시뮬레이션을 위해서 각 아키텍쳐에 대해서 수행 시간을 결정하는 요소들을 추출하였다. 스칼라 방식으로 수행되는 경우에는 다음과 같은 요소를 사용하였다.
그러나 벡터 단위로 고속처리하기 위해서는 메모리 간 처리순서를 가져야 하며, 고속 스트림 처리를 위해 메모리는 병렬 모듈로 설계되어야 한다[17][18]. 이러한 문제점들을 해결하기 위하여 본 연구에서는 기존의 스칼라 컴퓨터(SISD)어】 부착 사 용을 전제로 벡터를 고속처리하는 벡터 처리전용 프로세서 (VPU: vector processing unitX 제 안 한다.
본 연구에서는 기존의 스칼라 컴퓨터(SISD)에 부착사용이 가능한 벡터 처리전용 프로세서 (VPU) 를 제안하고 있다. 제안하는 기법에서 변수기술 어는 벡터 단위와 벡터처리에 사용되는 스칼라를 위해 사용되고, SISD 개념의 중앙처리장치(CPU)와 SIMD 개념의 벡터처리장 치(VPU)는 Front-Back 관계를 가지며, VPU는 CPU의 지시를 받아 벡터만 처리하는 구조를 취한다. VPU 아키텍쳐의 유용성을 증명하기 위해서 SIMD 스칼라 아키텍쳐, CRAY 아키텍쳐 그리고 VPU 아키 텍쳐를 모델링하고 시뮬레이션을 수행시켰으며, 수행 결과 동일 좌표 벡터 연산 및 벡터 내적과 같은 고속의 벡터 처리 문제에 대해서 CRAY 아키텍쳐보다 우수한 처리 속도를 보여주었다.
제안하는 기법에서 변수기술어(Vd)는 벡터 단위와 벡터처리에 사용되는 스칼라를 위해 사용되고, SISD 개념의 중앙 처리 장치(CPU)와 SIMD 개념의 벡터처리장 치(VPU)는 Front- Back 관계를 가지며, VPU는 CPU의 지시를 받아 벡터만 처리하는 구조를 취한다[19][20丄 전반적인 개념도는 (그림4) 와 같다.
주 메모리는 2개의 소스 오퍼랜드(VI, V2)가 동시 교차 액세스가 가능하며, 벡터 오퍼레이션 수행 동안 벡터의 메모 리 입.출력에서 액세스 스트림의 충돌을 피하기 위해 데이터 처리부(VDPU)의 오퍼레이션의 결과 값들이 임시 저장되도록 임시 메모리(T-Mem)를 설계한다. 벡터 데이터 카운터 (VLQU) 의 주소생성 장치 (AGl, AG2, AGr) 들로부터 발생되는 전체 n 비트의 절대주소(eba + (i'-n+/)) 비트에서 단순 분리된 하위 m 비트는 모듈주소(曲:0三人1匕2"1-1)로, 상위 (n- m) 비트는 모듈 내의 벡터주소(AvmwAvMZ™의)로 설계되어야 한다.

대상 데이터

V庄P는 계산 집약적인 무선 프로토콜을 처리하기 위한 유연한 구조로 제안되었으며, 프로그래밍 가능한 특성을 가지는 벡터 코프로세서 (vector coprocessor)이다. 설계의 핵심은 데이터 레벨의 고수준의 병렬성을 효율적으로 이용하는 메모리 스트리밍 방식의 매크로 파이프라인(macro-pipelined) 벡터 구조를 이용하고 있는 것이다. VPP가 처리하는 무선 프로토콜의 경우 생산자 소비자 모델에 기반하고 있으며, 데이터가 병렬적으로 처리될 수 있는 구조를 취하고 있다.
시뮬레이션은 벡터 동일 좌표 처리와 벡터 내적 처리에 대해서 수행 시간을 측정하였으며 벡터 요소 수(64의 배수)로 하여 벡터의 동일 좌표 처리 및 내적 연산에 대해서 성능을 측정하였다. 실험에 사용된 컴퓨터 사양은 Intel Pentium 4 2.8 GHz, 512 MByte RAM, IDE 방 식의 80GByte HDD이며, 운영체제는 Linux kernel 2.6 상에서 수행되었다. 실험은 다음과 같이 4가지 방식에 대해서 결과를 구하였다.

성능/효과

실험 결과에서 보면 실제 배열 데이터를 가지고 PC 상에서 수행된 REAL과 PC 구조를 모델링한 SCALAR가 거의 유사한 값을 보이고 있음을 알 수 있다. CRAY 방식과 VPU 방식의 처리 결과는 VPU 방식이 처리 속도를 줄이고 있음을 보여 주며, 벡터의 행과 열의 값이 커질수록 성능 차이가 크게 나타나고 있음을 알 수 있다. CRAY 와 VBU의 수행 시간에 대한 부분만을 비교하면 (그림 13)과 같다.
제안하는 기법에서 변수기술 어는 벡터 단위와 벡터처리에 사용되는 스칼라를 위해 사용되고, SISD 개념의 중앙처리장치(CPU)와 SIMD 개념의 벡터처리장 치(VPU)는 Front-Back 관계를 가지며, VPU는 CPU의 지시를 받아 벡터만 처리하는 구조를 취한다. VPU 아키텍쳐의 유용성을 증명하기 위해서 SIMD 스칼라 아키텍쳐, CRAY 아키텍쳐 그리고 VPU 아키 텍쳐를 모델링하고 시뮬레이션을 수행시켰으며, 수행 결과 동일 좌표 벡터 연산 및 벡터 내적과 같은 고속의 벡터 처리 문제에 대해서 CRAY 아키텍쳐보다 우수한 처리 속도를 보여주었다.
오퍼레이션 처리를 위한 벡터 메모 리 출력은 벡터변수(VI, V2)에 의해 변수기술어 테이블에서 해당 변수기술어 내용을 참조하여 벡터 데이터 카운터(VEQU) 의 주소생성 장치(AG1, AG2)로 보낸다. 결과 벡터의 메모리 저장은 결과변수(Vr)에 의해 변수기술어 테이블(Vd-T)에서 결과 변수기술 어(Vdr)를 참조하여 결과 벡터 주소생성 장치 (AGr) 가 결과 벡터의 메모리 저장을 위해 절대주소를 행계 수 모드로 생성하게 한다.
CRAY 와 VBU의 수행 시간에 대한 부분만을 비교하면 (그림 13)과 같다. 본 논문에서 제 안 하는 网U의 동일 좌표 연산에 대한 성능 향상 비율은 CRAY 와 비교하여 27-30% 향상되었다.
동일 좌표 연산과 마찬가지로 내적 연산의 경우도 큰 크기의 벡터 연산에 대해서 VHJ가 높은 성능을 보여주고 있음을 알 수 있다. 본 논문에서 제안하는 VPU의 내적 연산에 대한 성능 향상 비율은 CRAY 와 비교하여 12-40% 향상되었다.
Y 좌표는 수행 시간이며 단위는 나노 세컨드(nano second)이다. 실험 결과에서 보면 실제 배열 데이터를 가지고 PC 상에서 수행된 REAL과 PC 구조를 모델링한 SCALAR가 거의 유사한 값을 보이고 있음을 알 수 있다. CRAY 방식과 VPU 방식의 처리 결과는 VPU 방식이 처리 속도를 줄이고 있음을 보여 주며, 벡터의 행과 열의 값이 커질수록 성능 차이가 크게 나타나고 있음을 알 수 있다.

후속연구

근래의 컴퓨터 발전 동향을 보면 범용적인 시스템 환경에서 다양한 멀티미디어 응용 프로그램들이 수행되고 있으며 주어진 작업을 처리하기 위해서 대용량의 프로세싱 파워를 요구하고 있다. 이러한 주변 환경을 고려할 때, 본 논문에서 제안하는 방법은 기존 프로세서에 VPU를 추가하는 방법을 통해서 높은 프로세싱 파워를 제공해 줄 수 있으므로 고가의 장비를 대체할 수 있는 방법으로 사용될 수 있다. 향후 멀티 프로세서 환경에서 부착 사용할 수 있는 벡터 처리 전용 프로세서에 대한 연구를 수행할 예정이며 이를 통해서 병렬 처리 시스템이나 실시간 시스템 등에서 활용할 수 있는 모델을 제시할 계획이다.
이러한 주변 환경을 고려할 때, 본 논문에서 제안하는 방법은 기존 프로세서에 VPU를 추가하는 방법을 통해서 높은 프로세싱 파워를 제공해 줄 수 있으므로 고가의 장비를 대체할 수 있는 방법으로 사용될 수 있다. 향후 멀티 프로세서 환경에서 부착 사용할 수 있는 벡터 처리 전용 프로세서에 대한 연구를 수행할 예정이며 이를 통해서 병렬 처리 시스템이나 실시간 시스템 등에서 활용할 수 있는 모델을 제시할 계획이다.

참고문헌 (21)

R.M. Russell, 'The CRAY-I Computer System,' Cray Research Inc. 1986
F. Boeri and M. Auguin, 'OPSlLA : A Vector and Parallel Processor,' IEEE Trans. on Comput., Vol. 42, No.1, Jan., 1993. pp.76-82

상세보기
K.L.Chung, W.M.Yan, 'Fast Vectorization for Calculating a Moving Sum,' IEEE Trans. on Comput., Vol.44, Nov., 1995

상세보기
J.Backus, 'Can Programming Be Liberated from the von Neumann Style? A Functional Style and Its Algebra of Programs,' CVCM 21, 8, 1978. pp.613-641

상세보기
Yuan Lin, Nadav Baron, Hyunseok Lee, Scott Mahlke, and Trevor Mudge,'A Programmable Vector Coprocessor Architecture for Wireless Applications', Proc. 3rd Workshop on Application Specific Processors, Sep., 2004
C. Kozyrakis, J. Gebis, D. Martin, et aI., 'VIRAM: A Media-oriented V ector Processor with Embedded DRAM,' In the Conference Record of the Hot Chips XII Symposium, Palo Alto, CA, August, 2000
C. Kozyrakis. 'A Media-enhanced Vector Architecture for Embedded Memory Systems,' Technical Report CSD99-1059, Computer Science Division, University of California at Berkeley, 1999
C. Kozyrakis. Scalable Vector Media-processors for Embedded Systems. PhD thesis, University of California at Berkeley, 2002
C. Kozyrakis and D. Patterson. 'Vector vs. superscalar and vliw architectures for embedded multimedia benchmarks,' In MICRO, Nov., 2002
G. Sohi. 'High-bandwidth Interleaved Memories for Vector Processors - A Simulation Study,' IEEE Transactions on Computers, 42(1):34{45, January, 1993

상세보기
J.E. Smith and W.R. Taylor. 'Characterizing Memory Performance in Vector Multi-processors,' In the Proceedings of the IntI. Conference on Supercomputing, pages 35-44, Minneapolis, MN, July, 1992
J. H. Ahn et al. 'Evaluating the imagine stream architecture,' In ISCA, Jun. 2004. Publishing, 1997
M. Bedford et al. 'Evaluation of the raw microprocessor: An exposed-wire-delay architecture for ilp and streams,' In ISCA, Jun., 2004
K. Asanovic. Vector Microprocessors. PhD thesis, Computer Science Division, University of California at Berkeley, 1998
R. Espasa and M. Valero. 'Decoupled V ector Architecture,' In the Proceedings of the 2nd IntI. Symposium on High-Performance Computer Architecture, San Jose, CA, February, 1996
J.D. Gee and A.J. Smith. 'The Performance Impact of Vector Processor Caches,' In the Proceedings of the 25th Hawaii IntI. Conference on System Sciences, pp.437-449, January, 1992
D.H.Bailey, 'Vector Computer Memory Bank Contention,' IEEE Trans. on Comput., vol. c-36, No.3, Mar., 1987. pp.293-297

상세보기
A.L.Decegama, The Technology of Parallel Processing, Parallel Processing Architectures and VLSI Hardware vol. 1, Prentice-Hall Int.Editions 1989. pp.71-77, 166-177
Y.i.CHO, 'A Design of the Dedicated Functional Unit for Reductive Operation in Pipeline Processing,' Proceedings of PARALLEL PROCESSING SYSTEM, Vol. 9, No.3, September, 1998
Y.i.CHO, H.R.Kweon, 'On Design for Elimination of the Merging Delay Time in the Multiple Vector Reduction(Inner Product),' THE TRANS. OF THE KOREA INFORMATION PROCESSING SOCIETY, Vol. 7, No. 12, Dec., 2000
F. Ayres, Jr, 'Theory and Problems of Matrices,' Si(metric) edition, SCHAUM'S OUTLINE SERIES, 1974. McGraw-Hill

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증