선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 LDMOST 소자의 응용분야에서 큰 문제가 되고 있는 소자 신뢰성에 대해 온-저항 특성을 이용하여 분석해 보았다. 게이트 오버랩 길 이에 따라 열-캐리어 스트레스에 의한 온-저항의 수명은 그림 9와 같이 나타났다.
- 본 논문에서는 LDMOST 소자의 항복 특성과 온-저항, 그리고 열-캐리어의 발생에 직접적인 영향을 미치는 부분인 게이트 영역과 드리프트 영역의 물리적인 오버랩 길이를 조정하여 공정상의 한계를 극복하면서 최적의 소자 구조를 찾는 시도를 진행하였다. 소자의 집적도를 결정하는 피치 (pitch)는 일정하게 유지하면서, 드리프트 영역과 게이트 영역이 겹치게 되는 오버랩 길이(Lov)를 레이아웃에서 조정하였다(그림 1(b) 참조).
제안 방법
- 25 ./w CMOS 공정기술을 이용하여 LDMOST 소자를 제작하였으며, 소자의 게이트와 드리프트 영역의 오버랩 길이를 0.1 ㎛, 0.4 ㎛, 0.8 邮 1.1 倒1로 변화시켜 항복 전압, 온-저항 그리고 열-캐리 어에 의한 스트레스 인가한 후 온-저항 열화 측면에서 소자의 특성을 분석하였다.
- 소자 격리를 위하여 STKShallow Trench Isolation) 공정을 사용하였으며, 트렌치 깊이는 4000 A으로 진행하였다. STI 후속 공정으로 n-채널 LDMOST 소자 제작을 위한 p형 우물을 이온 주입 방법으로 진행하였다 P형 우물 형성 후에는 인(phosphorus) 이온 주입을 이용하여 드리프트 영역을 형성하였다. 게이트 산화막의 두께는 120 A 이었으며, 게이트 물질로 다결정 실리콘을 적용하였다.
- 그리고 산화막을 이용한 LDD 스페이서(spacer)를 형성한 후 드리프트 영역 표면에서 절연막으로의 열-캐리어 포획 현상을 막기 위해 드리프트 영역 표면에 붕소 (boron)를 추가로 이온 주입 하였다(skin 이온 주입). 그 이후 소스/드레인 및 기판 콘택 영역을 형 성한 후, 배선공정과 소자의 보호막(passivation) 공정을 진행하였다.
- 후속 공정으로 LDD(Lightly Doped Drain) 이온 주입을 진행하였다. 그리고 산화막을 이용한 LDD 스페이서(spacer)를 형성한 후 드리프트 영역 표면에서 절연막으로의 열-캐리어 포획 현상을 막기 위해 드리프트 영역 표면에 붕소 (boron)를 추가로 이온 주입 하였다(skin 이온 주입). 그 이후 소스/드레인 및 기판 콘택 영역을 형 성한 후, 배선공정과 소자의 보호막(passivation) 공정을 진행하였다.
- 결론적으로 적정한 오버랩 길이는 드레인 포텐셜의 분산 이동으로 인하여 항복 전압 특성을 개선시킬 수 있으나, 그 이 상에서는 게이트와 드레인 사이에 인가되는 높은 전계로 인하여 게이트 절연막이 파괴된다는 것을 알 수 있다. 본 논문에 사용된 LDMOST 소자는 게이트의 오버랩 길이가 0.1 剛 ~ 0.8 “m인 구간 에서- 20 V 이상의 항복 전압을 구현하였다. 이상과 같은 결과로 게이트와 드리프트 영역의 오버랩 길이가 일정 수준 이상이 되면, 게이트 산화막의 절연 특성을 파괴 시킨다는 것을 알 수 있다.
- LDMOST 소자의 제작 공정 진행 순서는 그림 2와 같다. 소자 격리를 위하여 STKShallow Trench Isolation) 공정을 사용하였으며, 트렌치 깊이는 4000 A으로 진행하였다. STI 후속 공정으로 n-채널 LDMOST 소자 제작을 위한 p형 우물을 이온 주입 방법으로 진행하였다 P형 우물 형성 후에는 인(phosphorus) 이온 주입을 이용하여 드리프트 영역을 형성하였다.
- 본 논문에서는 LDMOST 소자의 항복 특성과 온-저항, 그리고 열-캐리어의 발생에 직접적인 영향을 미치는 부분인 게이트 영역과 드리프트 영역의 물리적인 오버랩 길이를 조정하여 공정상의 한계를 극복하면서 최적의 소자 구조를 찾는 시도를 진행하였다. 소자의 집적도를 결정하는 피치 (pitch)는 일정하게 유지하면서, 드리프트 영역과 게이트 영역이 겹치게 되는 오버랩 길이(Lov)를 레이아웃에서 조정하였다(그림 1(b) 참조). 완성된 소 자들에 대해서 항복 전압, 온-저항 그리고 열-캐리 어에 의한 온-저항의 열화 측면에서 측정을 하였고, 얻어진 측정 데이터로부터 LDMOST 소자의 최적 구조를 추출하였다.
- 스트레스 인가 조건은 주어진 드레인 전압에서 기판 누설 전류 최고치를 가지는 게이트 전압 조건을 설정 하였으며, 초기조건에서부터 10, 000 초 사이에 10 개의 구간에 걸쳐 측정을 진행하였다. 소자 수명의 기준은 온-저항이 10% 열화 되는 시 점으로 정의하고 관찰 하였다.
- 실리콘 CMOS 공정으로 게이트 전압 3.3 V, 드레인 동작 전압 12 V~16 V를 가지는 LDMOST 소자를 제작하고, HP4156 DC 반도체 소자 분석기를를 이용하여 소자의 특성들을 확인하였다.
- 소자의 집적도를 결정하는 피치 (pitch)는 일정하게 유지하면서, 드리프트 영역과 게이트 영역이 겹치게 되는 오버랩 길이(Lov)를 레이아웃에서 조정하였다(그림 1(b) 참조). 완성된 소 자들에 대해서 항복 전압, 온-저항 그리고 열-캐리 어에 의한 온-저항의 열화 측면에서 측정을 하였고, 얻어진 측정 데이터로부터 LDMOST 소자의 최적 구조를 추출하였다.
- 따라서 드레인 전압이 증가함에 따라 게이트 산화막에서 F-N 터널링으로 인한 게이트 단자의 누설 전류가 증가하게 되고, 드레인에 더 높은 전압이 인가되면 결국 게이트 절연막 파괴에 이르게 된다. 이와 같은 게이트와 드리프트간의 오 버랩 길이 변화에 따라 항복 현상 이후에 게 이트느레인간 전류의 해석을 2차원 소자 시뮬레이션[6] 으로 확인하였다.
- 1 ㎛인 소자는 누설 전류가 약 100 배 정도 높게 측정이 되었다. 이와 같은 현상을 분석하기 위하여 오버랩 길이에 따른 LDMOST 소 자의 단자별 전류를 확인하였다.
- 그림 4는 기판과 드레인 접합면에서 전기적인 항복 현상이 일어나기까지 LDMOST 소자의 단자 별 전류 성분을 보여주고 있다. 항복 현상이 발생 하기 까지 드레인 전류 변화는 오버랩 길이 0.1 ㎛ 에서 0.8 ㎛1 소자가 유사하므로, 여기에서는 오버 랩 길이 0.1, 四 소자의 특성에 대해서만 언급하였다. 항복 현상 발생 이전 단계까지는 기판 단자로 흘러 들어가는 전류량과 드레인 단자에 흐르는 전 류량이 일치하였으나, 항복 현상이 발생한 후에는 드레인 단자에 흐르는 전류는 모두 소스 단자로 흐르게 된다.
- 게이트 산화막의 두께는 120 A 이었으며, 게이트 물질로 다결정 실리콘을 적용하였다. 후속 공정으로 LDD(Lightly Doped Drain) 이온 주입을 진행하였다. 그리고 산화막을 이용한 LDD 스페이서(spacer)를 형성한 후 드리프트 영역 표면에서 절연막으로의 열-캐리어 포획 현상을 막기 위해 드리프트 영역 표면에 붕소 (boron)를 추가로 이온 주입 하였다(skin 이온 주입).
대상 데이터
- STI 후속 공정으로 n-채널 LDMOST 소자 제작을 위한 p형 우물을 이온 주입 방법으로 진행하였다 P형 우물 형성 후에는 인(phosphorus) 이온 주입을 이용하여 드리프트 영역을 형성하였다. 게이트 산화막의 두께는 120 A 이었으며, 게이트 물질로 다결정 실리콘을 적용하였다. 후속 공정으로 LDD(Lightly Doped Drain) 이온 주입을 진행하였다.
- 본 논문에서는 LDMOST 소자 제작을 위해 p형 실리콘 기판을 이용하였으며, 총 14층의 마스크 레 이어와 2층 금속 배선 공정을 사용하였다. 그림 1(b)에서와같이 소자의 드리프트와 게이트 간의 오버랩 길 이 (Lov) 를 0.
성능/효과
- 1 ㎛로 변화시키고 나머지 설계 변수들은 고정하였다. 결 과적으로 오버랩 길이 변화에 따른 소자의 게이트 길이는 0.5 iim, 0.8 ㎛, 1.2 ㎛, 1.5 “m이었다.
- 결론적으로 게이트와 드리프트 영역의 오버랩 길이가 0.4 ㎛] 부근의 소자에서 항복전압 22 V, 온 -저항 23 온-저항의 수명 0.02 년의 특성을 얻었다.
- 또한 오버 랩 길이가 증가함에 따라 충돌 이온화 비율이 감소하는 것도 확인할 수 있다. 결론적으로 적정한 오버랩 길이는 드레인 포텐셜의 분산 이동으로 인하여 항복 전압 특성을 개선시킬 수 있으나, 그 이 상에서는 게이트와 드레인 사이에 인가되는 높은 전계로 인하여 게이트 절연막이 파괴된다는 것을 알 수 있다. 본 논문에 사용된 LDMOST 소자는 게이트의 오버랩 길이가 0.
- 丿如 이상이 되는 소자는 게이 트와 드레인간의 물리적인 거리가 감소하게 되므 로 드레인 바이어스에 의해 게이트 절연막이 파괴 되는 현상이 관찰 되었다’ 또한 드리프트와 게이트 간 오버랩 길이가 증가할수록 드리프트 표면의 skin 이온주입 영역이 감소하고, 드리프트 표면의 축적층으로 전류 경로가 형성되어 온-저항이 개선 되었다. 다음으로, 온-저항의 열화 특성을 확인하기 위해 열-캐리어 스트레스 인가 후 온-저항 값을 확인해 본 결과, 드리프트와 게이트간 오버랩 길이가 0.4 ㎛인 소자에서 최적의 결과를 얻을 수 있었다. 오버랩 길이가 0.
- 게이트와 드리프트 영역의 오버랩 변화에 따른 온-저항 특성을 측정한 결과를 그림 7에 나타내었다. 드리프트와 게이트 간 오 버 랩 길이가 증가할수록 온-저항 특성은 27.5 mQ- I顽 에서 13.5 mQ-innf 로 감소하였다. 각 소자들의 채널 영역과 소스/드레인 영역에서의 저항 성분은 모두 동일한 조건이므로, 이 차이는 오버랩 길이가 변화된 드리프트 영역 내에서 발생된 것으로 판단 할 수 있다.
- 드리프트와 게이트간 오버랩 길이가 증가 할 수 록 채널 방향의 전계의 세기가 낮아져서 항복 전 압 특성은 개선되었다. 그러나 드리프트와 게이트 간 오버랩 길이가 1.
- 8 “m인 구간 에서- 20 V 이상의 항복 전압을 구현하였다. 이상과 같은 결과로 게이트와 드리프트 영역의 오버랩 길이가 일정 수준 이상이 되면, 게이트 산화막의 절연 특성을 파괴 시킨다는 것을 알 수 있다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.