$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] 고속 저전력 D-플립플롭을 이용한 프리스케일러 설계
A Design of Prescaler with High-Speed and Low-Power D-Flip Flops 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.42 no.8 = no.338, 2005년, pp.43 - 52  

박경순 (스태츠 칩팩코리아 기술팀) ,  서해준 (충북대학교 전기전자컴퓨터공학부) ,  윤상일 (충북대학교 전기전자컴퓨터공학부) ,  조태원 (충북대학교 전기전자컴퓨터공학부)

초록
AI-Helper 아이콘AI-Helper

프리스케일러는 PLL(Phase Locked Loop)의 동작속도를 결정하는 중요한 부분으로서 저전력의 요구조건 또한 만족해야 한다. 따라서 프리스케일러에 적용되는 TSPC(True single pulse clocked) D-플립플롭의 설계가 중요하다. 기존의 TSPC D-플런플롭은 출력단의 글리치(glitch) 문제와 클럭의 프리차지(precharge)구간에서 내부노드의 불필요한 방전으로 인한 소비전력이 증가하는 단점이 있다. 본 논문에서는 프리차지와 방전을 위한 클럭 트랜지스터 패스를 공유함으로서 클럭 트랜지스터의 수를 감소시켰고, 입력 단에 PMOS 트랜지스터를 추가하여 프리차지 구간동안의 불필요한 방전을 차단함으로서 소비전력을 최소화하였다. 또한 출력 단에 mos 트랜지스터를 추가함으로서 글리치 문제를 제거했고, 안정적인 동작을 하는 TSPC D-플립플롭을 제안하였다. 제안된 D-플립플롭을 프리스케일러에 적용시켜 검증한 결과 3.3V에서의 최대동작주파수는 2.92GHz, 소비전력은 10.61mw로 기존의 회로$^[6]$와 비교하였을 때 PDP(Power-Delay-Product) 측면에서 $45.4\%$의 개선된 결과를 얻었다.

Abstract ▼ AI-Helper 아이콘AI-Helper

An prescaler which uses PLL(Phase Locked Loop) must satisfy high speed operation and low power consumption. Thus the performance or TSPC(True Single Phase Clocked) D-flip flops which is applied at Prescaler is very important. Power consumption of conventional TSPC D-flip flops was increased with gli...

Keyword

#Prescaler   #TSPC(True Single Phase Clocked)   #D-flip flops   #Low-Power Circuits  

참고문헌 (9)

  1. 이순섭, 최광석, 김수원, '무선 통신용 Dual-Modulus Prescaler 위상고정루프 (PLL)의 간단한 분주 구조', 대한전자공학회 99 추계종합학술대회논문집, pp. 271-274 

  2. Yuan.J, Svensson.C, 'High-speed CMOS circuit technique,' IEEE J. Solid-State Circuits, Vol.24, pp.62-70, Feb. 1989 

    상세보기 crossref

  3. 허준호, 김수원, '안정적인 고속동작을 위한 다이내믹 D Filp-Flop', 대한전자공학회논문지 SD편, pp.1055-1061, 2002. 12 

    원문보기 상세보기

  4. Byungsoo Chang, Joonbae Park, Wonchan Kim, 'A 1.2 GHz CMOS dual-modulus prescaler using new dynamic D-type flip-flops,' IEEE J. Solid-State Circuits, Vol.31, pp.749-752, May. 1996 

    상세보기 crossref

  5. Rogenmoser. R., Huang. Q., Piazza. F., '1.57 GHz asynchronous and 1.4 GHz dual-modulus 1.2 m CMOS prescalers,' in Proc. IEEE 1994, CICC, San Diego, CA, pp.387-390, May. 1994 

    crossref

  6. Ching-Yuan Yang, Guang-Kaai Dehng, June-Ming Hsu, Shen-Iuan Liu, 'New dynamic flip-flops for high-speed dual-modulus prescaler,' IEEE J. Solid-State Circuits, Vol.33, pp.1568-1571, Oct. 1998 

    상세보기 crossref

  7. 양성현, 민경철, 조경록, '전하공유 및 글리치 최소화를 위한 D-플립플롭', 대한전자공학회 SC편, 2002.7. pp.43-53 

  8. Klass. F, Amir. C., Das. A., Aingaran. K, Truong. C., Wang. R, Mehta. A, Heald. R, Yee. G, 'A new family of semidynamic and dynamic flip flops with embeded logic for high-performance processors,' IEEE J. Solid-State Circuits, Vol. 34, pp.712-716, May. 1999 

    상세보기 crossref

  9. Ki-Hyuk Sung, Lee-Sup Kim, 'Comments on 'New dynamic flip-flops for high-speed dual-modulus prescaler', IEEE J. Solis-State Circuit, Vol. 35, pp.919-920, June. 2000 

    상세보기 crossref

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로