[논문]여분의 메모리를 이용한 SRAM 재사용 설계 및 검증

심은성; 장훈

여분의 메모리를 이용한 SRAM 재사용 설계 및 검증
SRAM Reuse Design and Verification by Redundancy Memory 원문보기

한국통신학회논문지. The journal of Korea Information and Communications Society. 무선통신, v.30 no.4A, 2005년, pp.328 - 335

심은성 (숭실대학교 대학원 컴퓨터학과) , 장훈 (숭실대학교 컴퓨터학과 컴퓨터구조 연구실)

초록
AI-Helper

본 논문에서는 내장된 메모리의 자체 테스트를 통한 메모리 고장 유무 확인과 더불어 메인 메모리의 고장난 부분을 여분의 메모리로 재배치하여 사용자로 하여금 고장난 메모리를 정상적인 메모리처럼 사용할 수 있도록 BISR(Build-In Self Repair) 설계 및 구현을 하였다. 메인 메모리를 블록 단위로 나누어 고장난 셀의 블록 전체를 재배치하는 방법을 사용하였으며, BISR은 BIST(Build-In Self Test) 모듈과 BIRU(Build-In Remapping Unit) 모듈로 구성된다. 실험결과를 통해 고장난 메모리를 여분의 메모리로 대체하여 사용자가 메모리를 사용함에 있어서 투명하게 제공하는 것을 확인 할 수 있다.

Abstract ▼ AI-Helper

bIn this paper, built-in self-repair(BISR) is proposed for semiconductor memories. BISR is consisted of BIST(Buit-in self-test) and BIRU(Built-In Remapping Uint). BIST circuits are required not oがy to detect the presence of faults but also to specify their locations for repair. The memory rows are virtually divided into row blocks and reconfiguration is performed at the row block level instead of the traditional row level. According to the experimental result, we can verify algorithm for replacement of faulty cell.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

더욱이 내장된 메 도리의 크기가 점차 커져감에 따라 내장된 자체 테 스트 회로의 단점인 면적 오버헤드가 상대적으로 크게 감소하게 되므로 그 장점이 더욱 부각되고 있다. 본 논문에서는 메모리 BIST 구조와 메모리 BIRU-t- 통해 고장을 파악하고 여분의 메모리로 대 채할 수 있도록 BISR 구조를 제안한다. 여분의 메 도리를 사용해 고장난 메모리를 재배치하기 위한 방법으로 그림 1와 같은 개념을 人]용했었다中四.
즉, 메모리의 입력, 출력 핀만 가지고 테스트하기가 곤란하다. 본 논문에서는 이러한 문제를 해결하고자 BISR을 설계 및 구현을 제안한다.

제안 방법

고장이 발생한 셀이 포함한 블록을 여분의 메모리로 대치하여 사용자에게 투명성을 제공하는 BISR 구조를 개발 하였다. BISR에 필요한 메인 메 모리의 자가 테스트 여분의 메모리에 메인 메모리 의 블록을 재배치하기 위한 BIRU 회로 설계를 하였다.
BIST 회로에서 메인 메모리에 테스트 주소(Test Address)가 가르키는 지점에 테스트 데이터(Test Data) 를 인가한 후 Test Data와 메인 메모리에서 읽어온 데이터(Reference Data)를 비교해 메인 메모 리의 고장 유무를 판단한다. 만약 고장이 나면 고장 난 셀을 포함하고 있는 블록의 개수를 Faulty Group Count를 통해 BIRU 에 전달한다.
BIST의 DCL 모듈에서 메인 메모리의 고장이 확인 되면, 고장난 셀이 포함하고 있는 블록의 개수를 BIRU의 Process 에 보낸다. Process 에서는 여분의 메모리에 첫 번째 주소의 사용 가능한 블록의 개수 를 ARU에서 받아 DCL 모듈에서의 고장난 블록의 개수와 여분의 메모리에서 사용할 수 있는 블록의 개수를 비교한다. Process에서 여분의 메모리 주소 값이 ARU에 인가되면 그 주소에 있는 블록이 이전에 사용했는지(Valid)와 여분의 메모리 블록 자체에 고장이 있는 셀이 존재 하는지(Fail)를 판단 후 최 종적으로 사용할 수 있는 여분의 메모리 주소의 개수를 Process에 보내진다.
Process에서는 고장난 블록의 개수(Faulty Group Count)와 사용 가능한 여분의 메모리(Valid & Fail Count)를 비교 한 후 고장난 블록 개수가 여분의 메모리 블록의 개수 보다 더 작다면 메인 메모리의 고장난 블록의 값(FB : Faulty Block), (블록의 순서 에 따라; 'looo', 'oioo', '*, ooio iooor), 메인 메 모리의 주소 값(FA : Faulty Address), 여분의 메모 리 주소 값(SA : Spare Address) 을 ARU 임시 레 지스터에 저장을 하고 그때 여분의 메모리 블록의 값(SB : Spare Block)도 같이 저장을 한다. 만약 고장난 블록의 개수가 더 크면 그 때의 여분의 메 모리 주소가 마지막 여분의 메모리 주소인가를 확 인하고 마지막 주소가 아니면, 여분의 메모리 주소 를 다음 주소로 증가 시킨 후 다시 비교를 한다.
본 논문에서는 내장된 SRAM의 특정 주소를 블 록으로 나눈 뒤 BIST를 이용해 고장의 유무를 판 단한다. 고장이 발생한 셀이 포함한 블록을 여분의 메모리로 대치하여 사용자에게 투명성을 제공하는 BISR 구조를 개발 하였다. BISR에 필요한 메인 메 모리의 자가 테스트 여분의 메모리에 메인 메모리 의 블록을 재배치하기 위한 BIRU 회로 설계를 하였다.
본 논문 은 그림 2에서와 같은 블록 재배치 개념을 이용해 여분의 메모리를 사용한다. 본 논문에서 제안한 BIST 와 BIRU, BISRe 5bit 주소와 1워드(32bit)를 갖는 메인 메모리와 2bit 주소와 1워드(32bit)를 갖는 여 분의 메모리를 1워드(32bit)에 4개의 블록(8bit)으로 나누어 설명한다. 그림 3은 BIST와 BIRU, BISR, 여분의 메모리(Spare Memory), 메인 메모리(Main Memory) 의 관계를 보인다.
메인 메모리의 셀 고장에 의해 여분의 메모리를 사용하려면 여분의 메모리도 메인 메모리가 읽기나 쓰기 동작시에 같은 읽기, 쓰기 동작을 해야 한다. 본 논문에서는 /WE의 신호를 가지고 메인 메모리와 여분의 메모리가 동시에 읽기와 쓰기를 할 수 있도록 구분하였다(/OE를 가지고 구분해도 상관없음).
본 논문에서는 내장된 SRAM의 특정 주소를 블 록으로 나눈 뒤 BIST를 이용해 고장의 유무를 판 단한다. 고장이 발생한 셀이 포함한 블록을 여분의 메모리로 대치하여 사용자에게 투명성을 제공하는 BISR 구조를 개발 하였다.

데이터처리

본 논문에서 제안한 BISR 설계에 대한 검증은 VerilogHDL로 기술하여 구현하였다. 구현에 대한 검증은 Xilin侦사의 Xilinx Foundation에서 제공하는 simulator를 사용하여 RTL 검증을 하였다. 아래의 그림 12는 메모리 BIST가 동작하면서 고장난 셀을 BIRU를 통해 여분의 메모리로 재배치 되기 위한 정보를 출력해 주는 파형의 일부이다.
본 논문에서 제안한 BISR 설계에 대한 검증은 VerilogHDL로 기술하여 구현하였다. 구현에 대한 검증은 Xilin侦사의 Xilinx Foundation에서 제공하는 simulator를 사용하여 RTL 검증을 하였다.

이론/모형

그러나 외부의 테스트 장비를 사용하지 않아도 되고 여분 의 메모리를 융통적으로 모든 메인 메모리에 적용 시킬 수 있다는 장점을 가지고 있다. 본 논문에서는 Soft Redundancy의 방법으로 설계 및 구현한다. 본 논문의 구성은 다음과 같다.

성능/효과

읽 기 동작시에는 쓰기 동작때 필요한 회로들과 메인 메모리와 여분의 메모리의 치환을 담당하는 Data- Out Block Selector 회로가 필요하다. 본 논문에서 제안한 BISR 회로는 메모리 고장 시에 SOC를 정 상 동작시키며, 메모리의 물리적 구조에 독립적인 회로로 존재한다. 고가의 메모리를 여분의 메모리로 재사용 함으로서 메모리의 수율을 증가 시킬수 있을 것이다

참고문헌 (13)

R. Rajsuman, 'Design and Test of Large Embedded Memories: An Overview', IEEE Design & Test of Computers, 2001
S. E. Schuster, 'Multiple word/bit line redundancy for semiconductor memories', IEEE Journal of Solid-State Circuits, 1978
M. Horguchi, J. Etoh, M. Masakazu, K. Itoh, and T. Matumoto, 'A flexible redundancy technique for high-density DRAM's', IEEE Journal of Solid-State Circuits, 1991
T. Yamagata, H. Sato, K. Fujita, Y. Nishimura, and K. Anami, 'A distributed globally replaceable redundancy scheme for sub-half-micro ULSI memories and beyond', IEEE Journal of Solid-State Circuits, 1996
I. Kim, Y. Zorian, G. Komoriya, H. Pham, F. P. Higgins, and J. L. Lweandowski, 'Built in self repair for embedded hish density SRAM', in Proc. Int. Test Conf.(ITC), 1998
Y. Zorian, 'Embedded memory test & repair: infrastructure IP for sac yield', in Proc. Int. Test Conf. (ITC), 2002
Y.Zorian, 'Embedded infrastructure IP for sac yield improvement', in Proc. IEEE/ACM Design Automation Conf. (DAC), 2002
V. Schober, S. Paul, and O. Picot, 'Memory Built-In Self-Repair using redundant words', in Proc. Int. Test Conf. (ITC), 2001
R. Dean Adams, 'High Performance Memory Testing: Design Principles, Fault Modeling and Self-Test', Kluwer Academic Publishers, 2003
Benso, A., Di Carlo, S., Di Natale, G., Prinetto, P. and Lobetti Bodoni, M. 'A programmable BIST architecture for clusters of multiple-port SRAMs,' in Proc. Int. Test Conf. (ITC), 2000
A. Bommireddy, J. Khare, S. Shaikh and S. Su. 'Test and debug of networking SoCs a case study', Montreal, 2000
S. K. Lu, and C. H. Hsu, 'Built-In Self Repair for Divided Word Line Memory', IEEE Int. Symposium, Circuits and Systems, 2001
S. K. Lu, and S. C. Huang, 'Built-in Self-Test and Repair(BISTR) Techniques for Embedded RAMs', IEEE Design and Testing, Workshop on Memory Technology, 2004

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증