[논문]고속/고밀도 VLSI 회로의 공진현상을 감소시키기 위한 효율적인 파워/그라운드 네트워크 설계

류순걸; 어영선; 심종인

고속/고밀도 VLSI 회로의 공진현상을 감소시키기 위한 효율적인 파워/그라운드 네트워크 설계
Effective Power/Ground Network Design Techniques to suppress Resonance Effects in High-Speed/High-Density VLSI Circuits 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.43 no.7 = no.349, 2006년, pp.29 - 37

류순걸 (한양대학교 전자컴퓨터공학부) , 어영선 (한양대학교 전자컴퓨터공학부) , 심종인 (한양대학교 전자컴퓨터공학부)

초록
AI-Helper

본 논문에서는 온칩 디커플링 커패시터에 의한 파워/그라운드 라인에서의 RLC 공진현상을 감소시키기 위한 해석적인 모델을 제시한다. 패키지 인덕턴스와 온칩 디커플링 커패시터 및 출력 드라이버로 인하여 형성되는 RLC 공진 회로의 공진주파수를 정확하게 예측하였다. 예측된 공진주파수를 이용하여 회로 동작에 필요한 적절한 디커플링 커패시터의 크기를 결정할 수 있다. 본 논문에서 제시한 공진현상을 감소시킬 수 있는 새로운 설계 방법의 타당성은 $0.18{\mu}m$ 공정 HSPICE 모텔을 사용한 시뮬레이션을 통하여 검증하였다.

Abstract ▼ AI-Helper

This paper presents a new analytical model to suppress RLC resonance effects which inevitably occur in power/ground lines due to on-chip decoupling capacitor and other interconnect circuit parasitics (i.e., package inductance, on-chip decoupling capacitor, and output drivers, etc.). To characterize the resonance effects, the resonance frequency of the circuit is accurately estimated in an analytical manner. Thereby, a decoupling capacitor size to suppress the resonance for a suitable circuit operation is accurately determined by using the estimated resonance frequency. The developed novel design methodology is verified by using $0.18{\mu}m$ process-based-HSPICE simulation.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 I/O에서 줄력드라이버가 스위칭 할 때 발생하는 공진 노이즈에 대해서 중점을 둔다. 온칩 디커플링 커패시터가 존재하는 패키지 회로에서 출력 드라이버가 동작주파수에 맞추어 반복적으로 스위칭 하는 경우, 효과적으로 공진현상을 감소시키기 위해서, 공진노이즈의 주파수를 정확하게 예측하기 위한 회로 모델을 세우고, 이를 해석한다.
본 논문에서는 공진 노이즈를 줄이기 위하여 공진현상을 최소화 할 수 있는 모델을 제시하였다. 제시한모델을 사용하면 공진 노이즈를 예측할 수 있고, 이를통하여 디커플링 커패시터를 선정해 줄 수 있다.

가설 설정

공진 노이즈는 琨"가다 주기적으로 새롭게 축적되므로, 공진 노이즈를 excite시키는 신호를 시간 영역에서 주기£赤를 갖는 임펄스 트래인(impulse train)으로 가정할 수 있다. 이것을 푸리에 트랜스폼 (Fourier transform) 하면, 1/7赢의 정수배에 해당하는 주파수를 모두 갖고 있으므로, 식(9)에 의하여 공진 노이즈를 excite시키는 신호는 동작주파수侦卩)의 기본주파수와 그것의 고조파를 모두 갖고 있다.
여기서는 0.1 - 1 \nH\ 의 값을 갖는 flip-chip bonding'2®을 가정하였다. 그림 13는 그림 12 을 시뮬레이션 한 결과이며, 공진 오실레이션 노이즈로 인하여, 시간에 따라 유효한 공급전압의 값이 변하므로, effective 橇(阳一沥)로 공진 노이즈의 크기를 표현하면 다음과 같다.

제안 방법

온칩 디커플링 커패시터가 존재하는 패키지 회로에서 출력 드라이버가 동작주파수에 맞추어 반복적으로 스위칭 하는 경우, 효과적으로 공진현상을 감소시키기 위해서, 공진노이즈의 주파수를 정확하게 예측하기 위한 회로 모델을 세우고, 이를 해석한다. 예측한 공진주파수와 출력 드라이버의 동작주파수 사이의 상호관계에 따라 축적되는 공진 노이즈 크기의 최악의 경우와 최상의 경우 각각에 상응하는 온칩 디커플링 커패시터를 계산하여 파워/그라운드를 안정화 시킬 수 있는 새로운 설계 방법을 제안한다. 제시한 설계 방법을 적용하면 공진현상을 현저히 감소시킬 수 있는 안정된 파워/그라운드 배선 설계를 할 수 있다는 것을 HSPICE 시뮬레이션을 통하여 입증한다.
공진 노이즈에 대해서 중점을 둔다. 온칩 디커플링 커패시터가 존재하는 패키지 회로에서 출력 드라이버가 동작주파수에 맞추어 반복적으로 스위칭 하는 경우, 효과적으로 공진현상을 감소시키기 위해서, 공진노이즈의 주파수를 정확하게 예측하기 위한 회로 모델을 세우고, 이를 해석한다. 예측한 공진주파수와 출력 드라이버의 동작주파수 사이의 상호관계에 따라 축적되는 공진 노이즈 크기의 최악의 경우와 최상의 경우 각각에 상응하는 온칩 디커플링 커패시터를 계산하여 파워/그라운드를 안정화 시킬 수 있는 새로운 설계 방법을 제안한다.
예측한 공진주파수와 출력 드라이버의 동작주파수 사이의 상호관계에 따라 축적되는 공진 노이즈 크기의 최악의 경우와 최상의 경우 각각에 상응하는 온칩 디커플링 커패시터를 계산하여 파워/그라운드를 안정화 시킬 수 있는 새로운 설계 방법을 제안한다. 제시한 설계 방법을 적용하면 공진현상을 현저히 감소시킬 수 있는 안정된 파워/그라운드 배선 설계를 할 수 있다는 것을 HSPICE 시뮬레이션을 통하여 입증한다.

데이터처리

제시한모델을 사용하면 공진 노이즈를 예측할 수 있고, 이를통하여 디커플링 커패시터를 선정해 줄 수 있다. 선정된 디커플링 커패시터를 사용하면, 공진현상을 극소화할 수 있다는 것을 0.18^m 공정에서 HSPICE 시뮬레이션을 통하여 검증하였다.

성능/효과

编)하는 디커플링 커패시터를 사용하면 공진 노이즈를 상쇄 시킬 수 있음을 알 수 있다. 따라서, 예측한 모델을 사용하면, 피해야 하는 디 커플링커패시터를 계산할 수 있으며, 동시에 공진 노이즈를 극소화. 시킬 수 있는 디커플링 커패시터를 계산할 수 있다.
본 논문에서는 공진 노이즈를 줄이기 위하여 공진현상을 최소화 할 수 있는 모델을 제시하였다. 제시한모델을 사용하면 공진 노이즈를 예측할 수 있고, 이를통하여 디커플링 커패시터를 선정해 줄 수 있다. 선정된 디커플링 커패시터를 사용하면, 공진현상을 극소화할 수 있다는 것을 0.

참고문헌 (20)

S. Lin, and N. Chang, 'Challenges in power-ground integrity,' in IEEE International Conference on Computer-Aided Design, 2001, pp. 651-654
P. Heydari, and M. Pedram, 'Ground Bounce in' Digital VLSI Circuits,' IEEE Trans. VLSI Syst., vol. 11, pp. 180-193, April 2003

상세보기
H. B. Bakoglu, Circuits, Interconnections, and Packaging for VLSI. Addison-Wesley, 1990
D. T. Cox et al., 'VLSI performance compensation for off-chip drivers and clock generation,' in IEEE Custom Integrated Circuits Conference, 1989, pp. 14.3.1-14.3.4
K. Leung, 'Controlled slew rate output buffer,' in IEEE Custom Integrated Circuits Conference, 1988, pp. 5.5.1-5.5.4
C. Huang, Y,Yang and J.L.Prince, 'A simultaneous switching noise design algorithm for leadframe packages with or without ground plane.' IEEE T. on Components, Packaging, and Manufacturing Technology-Part B 19(1), pp. 15-22, Feb. 1996

상세보기
A. J. Rainal, 'Eliminating inductive noise of external chip connections.' IEEE J. of SolidState Circuits 29(2), pp. 126-129, Feb. 1994

상세보기
P. Larsson, 'di/dt noise in CMOS integrated circuits,' Analog Integrated Circuits and Signal Processing, no. 1/2, pp. 113-130, Sept. 1997

상세보기
B. Young, Digital Signal Integrity. Prentice Hall, 2001
R. Senthinathan and J. L. Prince, 'Simultaneous switching ground noise calculation for packaged CMOS devices,' IEEE J. Solid-Sate Circuits, vol. 26, pp. 1724-1728, Nov. 1991

상세보기
A. Vaidyanath, et al., 'Effect of CMOS driver ？loading conditions on simultaneous switching noise,' IEEE Trans. Comp., Packag., Manufact. Technol., vol. 17, pp. 480-485, Nov. 1994

상세보기
S. R. Vemuru, 'Accurate simultaneous switching noise estimation including velocity-saturation effects,' IEEE Trans. Comp. Packag., Manufact. Technal. B, vol. 19, pp. 344-349, May 1996

상세보기
Y. Eo, et al., 'New simultaneous switching noise analysis and modeling for high-speed and high-density CMOS IC package design,' IEEE Trans. Adv. Packag., vol. 23, pp. 303-312, May 2000

상세보기
A. Kabbani and A. J. Al-Khalili, 'Estimation of ground bounce effects on CMOS circuits,' IEEE Trans. Comp. Packag., Manufact. Technol., vol. 22, pp. 316-325, Jun. 1999
K Bathey et al., 'Noise computation in single chip packages,' IEEE Trans. Comp., Packag., Manufact. Technol. B, vol. 19, pp. 350-360, May 1996

상세보기
T. Gabara, W. C. Fischer, J. Harrington, and W. W. Troutman, 'Forming damped LRC parasitic circuits in simultaneously switched CMOS output buffer,' IEEE J. Solid State Circuits, vol. 32, pp. 407-418, Mar. 1997

상세보기
P. Larsson, 'Resonance and damping in CMOS circuits with on-chip decoupling capacitance,' IEEE Trans. Circuits Syst., vol. 45, pp. 849-858, Aug. 1998

상세보기
M. Ingels and M. Steyaert, 'Design strategies and decoupling techniques for reducing the effects of electrical interference in mixed-mode IC's,' IEEE J. Solid-State Circuits, vol. 32, pp. 1136-1141, July 1997

상세보기
Artice M. Davis, Linear Circuit Analysis. PWS Publishing Company, 1998
X. Aragones, et al., Analysis and Solutions for Switching Noise Coupling in Mixed-Signal ICs. Kluwer Academic Publishers, 1999

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증